一种供电控制电路的制作方法

本实用新型涉及电路领域，特别是指一种供电控制电路。

背景技术：

现有技术中，通过定时器或者其它独立设备，进行定时触发唤醒设备，并使设备进行检测，将检测结果上报。

现有技术中的定时器或者其它独立设备功耗大，成本高。

技术实现要素：

本实用新型提供了一种供电控制电路。解决现有技术中设备功耗大的问题。

为解决上述技术问题，本实用新型的实施例提供如下方案：

一种供电控制电路，包括：实时时钟rtc、第一晶体管、第二晶体管、第三晶体管、第四晶体管以及电容；其中，

所述rtc的int引脚与所述第一晶体管以及第四晶体管电连接；

所述第一晶体管与所述第二晶体管电连接；

所述第二晶体管与所述第三晶体管电连接；

所述电容与所述第二晶体管以及所述第三晶体管电连接。

可选的，所述rtc的int引脚通过第一电阻与电源电压vcc电连接。

可选的，所述rtc的vdd引脚与所述电源电压vcc电连接。

可选的，所述rtc的int引脚与所述第一晶体管的栅级电连接，所述第一晶体管的源极与所述电源电压vcc电连接，所述第一晶体管的漏极与所述第二晶体管的漏极电连接。

可选的，所述第二晶体管的栅极与所述电容的第一端电连接，并与所述第三晶体管的源极电连接。

可选的，所述第三晶体管的源极通过第二电阻与所述电源电压vcc电连接，所述第三晶体管的漏极与所述第四晶体管的源极电连接。

可选的，所述第四晶体管的栅极与所述rtc的int引脚电连接，所述第四晶体管的漏极通过第三电阻接地，并与所述电容的第二端电连接。

可选的，供电控制电路还包括：微控制单元mcu，与所述第一晶体管的漏极以及所述电源电压vcc电连接，所述mcu还与所rtc的时钟线scl引脚以及数据线sda引脚电连接。

可选的，所述第一晶体管、第二晶体管为pmos晶体管；所述第三晶体管以及第四晶体管为nmos晶体管。

本实用新型的上述方案至少包括以下有益效果：

本实用新型的上述方案，一种供电控制电路，包括：实时时钟rtc、第一晶体管、第二晶体管、第三晶体管、第四晶体管以及电容；其中，所述rtc的int引脚与所述第一晶体管以及第四晶体管电连接；所述第一晶体管与所述第二晶体管电连接；所述第二晶体管与所述第三晶体管电连接；所述电容与所述第二晶体管以及所述第三晶体管电连接。通过rtc控制晶体管，实现设备的上下电控制，并可以实现定时触发或者上报，功耗低。

附图说明

图1为本实用新型的上电控制电路的结构示意图；

图2为时钟rtc的int管脚及电路a、b点电平变化示意图；

图3为时钟rtc的int管脚及电路a、b点电平变化示意图；

图4为时刻1上电情况下的电路a、b点电平变化示意图；

图5为时刻2中断清除情况下的电路a、b点电平变化示意图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

如图1所示，本实用新型的实施例提供一种供电控制电路，包括：实时时钟rtc(u3)、第一晶体管(q1)、第二晶体管(q2)、第三晶体管(q3)、第四晶体管(q4)以及电容(c1)；其中，

所述rtc的int引脚与所述第一晶体管(q1)以及第四晶体管(q4)电连接；

所述第一晶体管(q1)与所述第二晶体管(q2)电连接；

所述第二晶体管(q2)与所述第三晶体管(q3)电连接；

所述电容(c1)与所述第二晶体管(q2)以及所述第三晶体管(q3)电连接。

本实用新型的一可选实施例中，所述rtc的int引脚通过第一电阻(r20)与电源电压vcc电连接。

本实用新型的一可选实施例中，所述rtc的vdd引脚与所述电源电压vcc电连接。

本实用新型的一可选实施例中，所述rtc的int引脚与所述第一晶体管(q1)的栅级电连接，所述第一晶体管(q1)的源极与所述电源电压vcc电连接，所述第一晶体管(q1)的漏极与所述第二晶体管(q2)的漏极电连接。

本实用新型的一可选实施例中，所述第二晶体管(q2)的栅极与所述电容(c1)的第一端电连接，并与所述第三晶体管(q3)的源极电连接。

本实用新型的一可选实施例中，所述第三晶体管(q3)的源极通过第二电阻(r1)与所述电源电压vcc电连接，所述第三晶体管(q3)的漏极与所述第四晶体管(q4)的源极电连接。

本实用新型的一可选实施例中，所述第四晶体管(q4)的栅极与所述rtc的int引脚电连接，所述第四晶体管(q4)的漏极通过第三电阻(r3)接地，并与所述电容(c1)的第二端电连接。

本实用新型的一可选实施例中，供电控制电路还可以包括：微控制单元(mcu)，与所述第一晶体管(q1)的漏极以及所述电源电压vcc电连接，所述mcu还与所rtc的时钟线scl引脚以及数据线sda引脚电连接。

本实用新型的一可选实施例中，所述第一晶体管(q1)以及第二晶体管(q2)为pmos晶体管；所述第三晶体管(q3以及第四晶体管(q4)为nmos管。

下面结合图2至图5说明上述电路的工作原理：

时钟芯片rtc的int是开漏输出，是中断输出管脚。在正常工作的时候，int被上拉到vcc。当有中断产生时候，电平拉低，清除中断后恢复为高电平。

情景1：正常工作→产生中断(正常工作)→清除中断(设备断电)设备进入低功耗；

1、rtc产生中断，int电平变为低电平，q1导通，q4截止，a点电平恢复为高电平，q2截止，设备通过q1供电，b点高电位，q3导通。

2、rtc清除中断，int变为高电平，q1截止，b点电平下降，q3、q4导通，a点电平下降，由于c1电容大于mcu电源电容，使得a点电平变化慢于b点，故当b点电平下降是q3截至时候，a点电平下降的仍为是q2导通。设备断电。电平变化参照图2。

情景2：设备断电→按键按下→产生中断(正常工作)→清除中断(设备断电)触发唤醒；

1、初始int为高电平，q4导通，按键按下，a点电平变为低电平，q2导通，b点电平变为高电位，q3导通，a点电平锁死为低电平。

2、产生中断，int变为低电平，q1导通，q4截止。a点电平升为高电平。3、清除中断，参照情景1。电平变化参照图3。

以pmos管ao3401、nmos管ao3400为例：

时刻1：上电→正常工作

参见图4，pmos管ao3401导通条件为，vgs＝[-0.7v，-1.3v]。nmos管ao3400导通条件为，vgs＝[0.7v，1.4v]。要求q2在未达到截止时，q3已经导通，即：q2截止点：a点电平上升与vcc电平小于1.3v。q3导通点：b点电平上升与gnd电平大于1.4v。q2截止点在q3导通点之后。

时刻2：清除中断

参见图5，pmos管ao3401导通条件为，vgs＝[-0.7v，-1.3v]。nmos管ao3400导通条件为，vgs＝[0.7v，1.4v]。要求q2在未达到导通时，q3已经截止，即：q2导通点：a点电平下降与vcc电平差大于0.7v。q3截止点：b点电平下降与gnd电平小于0.7v。q2导通点在q3截止点之后。

该电路与rtc时钟芯片配合，可通过控制通信模组或其他外围电路的供电，使整个系统处于正常和低功耗两种模式，低功耗的状态时整体低功耗可以降低到1ua以下。电路适合于上报数据次数间隔时间越长，大多数时间处于低功耗模式的场景。

该电路对应的产品，具有触发唤醒，定制唤醒两种唤醒方法，可以用于检测某些触发上报，定时检测上报的场景。

该电路通过mos管，电容，按键等基本器件，根据电容充放电电压变化的特点，结合mos管截止导通的特定电压差，搭建简易的电路，使电路具有，触发后自我锁定，设备上电；通过rtc管脚电平变化，设备下电，功耗低。

以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。