一种受控NMOS管的驱动电路的制作方法

本实用新型属于驱动电路领域，具体地涉及一种受控nmos管的驱动电路。

背景技术：

反激变换器是一种常用的交流转直流电路，其典型的电路结构如图1所示，包括原边的控制电路及副边的同步整流电路，同步整流电路包括同步整流管sr和用于驱动同步整流管sr的同步整流控制器。传统的同步整流控制器主要包括内部的一个线性稳压器及所需的外部稳压电容c0、上拉pmos管m3、下拉nmos管m0及被动下拉电阻r0，如图2所示。

这种传统的同步整流控制器的电路设计存在的缺点有2个：

第一个缺点是：在反激变换器启动阶段由于同步整流控制器的电源vin很低，整个同步整流控制器还不能正常工作，同步整流控制器的输出端srg只靠内部下拉电阻r0下拉到地。由于反激变换器在工作过程，sec是一个剧烈开关的信号，因此通过同步整流管sr(nmos管)本身寄生的电容耦合会把输出端srg的电压抬高，虽然有内部下拉电阻r0在启动过程中将输出端srg的电压下拉，但是实际设计中考虑功耗及面积的影响下拉电阻r0的阻值不会太低，因此在反激变换器启动阶段下拉电阻r0的下拉能力不够，耦合电压还是会超过同步整流管sr的开启电压，从而导致原边的开关跟副边的同步整流管sr同时打开造成变压器电感饱和从而烧毁变压器及原边副边的开关管。

第二个缺点是：由于外部同步整流管sr正常开管的vgs电压为0到12v左右，而反激变换器的输出电压会大于12v，为保证开关的电压不超过同步整流管sr的耐压，需要内部集成一个线性稳压器来限制输出端srg输出的最高电压，而线性稳压器不仅电路占据面积较大，且需要外部的稳压电容c0配合才能正常工作，因此需增加一个芯片管脚并增加一个外部电容c0，从而导致电路占据面积大，成本高。

技术实现要素：

本实用新型的目的之一在于提供一种受控nmos管的驱动电路用以解决上述存在的第一个缺点。

本实用新型的目的之二在于提供一种受控nmos管的驱动电路用以解决上述存在的第二个缺点。

为实现上述目的，本实用新型采用的技术方案为：一种受控nmos管的驱动电路，包括上拉管m3、下拉管m0和控制逻辑电路，还包括第一开关电路，该驱动电路的输出端srg通过上拉管m3接电源vin，同时通过下拉管m0接地，所述上拉管m3和下拉管m0的控制端接控制逻辑电路的控制输出端，所述第一开关电路接在该驱动电路的输出端srg与下拉管m0的控制端之间，所述第一开关电路被配置为当电源vin的电压小于该驱动电路的工作电压，且该驱动电路的输出端srg的电压大于第一开关电路的导通电压时，所述第一开关电路导通；当电源vin的电压大于或等于该驱动电路的工作电压时，所述第一开关电路关断。

进一步的，所述第一开关电路包括pmos管m5、pmos管m6、二极管d0和电阻r1，所述pmos管m5的漏极接该驱动电路的输出端srg，所述pmos管m5的源极接pmos管m6的源极，所述pmos管m6的漏极接下拉管m0的控制端，所述电阻r1与pmos管m5并联，所述二极管d0的正端接pmos管m5的栅极，所述二极管d0的负端接所述pmos管m5的源极，所述pmos管m5和pmos管m6的栅极接第一控制电压，所述第一控制电压被配置为当电源vin的电压小于该驱动电路的工作电压时，第一控制电压为零；当电源vin的电压大于或等于该驱动电路的工作电压时，第一控制电压vpre大于或等于输出端srg的电压。

进一步的，还包括第二开关电路，所述第二开关电路接在下拉管m0的控制端与控制逻辑电路的控制输出端之间，所述第二开关电路被配置为当电源vin的电压小于该驱动电路的工作电压时，第二开关电路关断；当电源vin的电压大于或等于该驱动电路的工作电压时，第二开关电路导通。

更进一步的，所述第二开关电路采用nmos管m4来实现，所述nmos管m4的漏极接控制逻辑电路的控制输出端，所述nmos管m4的源极接下拉管m0的控制端，nmos管m4的栅极接第一逻辑电平sren，所述第一逻辑电平sren被配置为当电源vin的电压小于该驱动电路的工作电压时，第一逻辑电平sren为0；当电源vin的电压大于或等于该驱动电路的工作电压时，第一逻辑电平sren为1。

进一步的，还包括n型晶体管m8和第三开关电路，所述n型晶体管m8与上拉管m3并联，所述上拉管m3的控制极通过第一电平转换电路接控制逻辑电路的第一控制输出端，所述第一电平转换电路的电源输入端接电源vin，所述n型晶体管m8的控制极通过第二电平转换电路接控制逻辑电路的第一控制输出端，所述第二电平转换电路的电源输入端接电压vpre，所述电压vpre被配置为当电源vin的电压大于或等于受控nmos管的耐压电压时，电压vpre等于受控nmos管的耐压电压，所述第三开关电路被配置为当电源vin的电压大于受控nmos管的耐压电压时，控制上拉管m3关断。

更进一步的，所述n型晶体管m8为nmos管。

进一步的，还包括稳压电路，所述稳压电路的输入端接电源vin，所述稳压电路的输出端输出电压vpre，所述稳压电路的稳压值为受控nmos管的耐压电压。

更进一步的，所述稳压电路包括包括pmos管m10、pmos管m11、nmos管m9、稳压管zener1、稳压管zener2、稳压管zener3、电阻r2和电阻r3，所述pmos管m11的源极接电源vin，所述pmos管m11的漏极依次串联稳压管zener1、稳压管zener2和稳压管zener3接地，所述电阻r3与串联的稳压管zener1、稳压管zener2和稳压管zener3并联，所述pmos管m10的源极接电源vin，所述pmos管m10的漏极分别接pmos管m11的栅极、pmos管m10的栅极和nmos管m9的漏极，所述nmos管m9的源极串联电阻r2接地，所述nmos管m9的栅极接第一逻辑电平sren，所述pmos管m11与稳压管zener1之间的节点作为该稳压电路的输出端。

进一步的，所述第三开关电路包括pmos管m7，所述pmos管m7的源极接电源vin，所述pmos管m7的漏极接上拉管m3的控制极，所述pmos管m7的栅极接第二控制电压vin_ov，所述第二控制电压vin_ov被配置为当电源vin的电压大于受控nmos管的耐压电压时，第二控制电压vin_ov使pmos管m7导通；当电源vin的电压小于或等于受控nmos管的耐压电压时，第二控制电压vin_ov使pmos管m7关断。

进一步的，还包括下拉电阻r0，所述下拉电阻r0与下拉管m0并联。

本实用新型的有益技术效果：

本实用新型可以避免该驱动电路的电源电压很低时，受控nmos管误导通，提高安全性和可靠性。

本实用新型可以避免该驱动电路的输出电压超过受控nmos管的耐压导致受控nmos管烧毁，且无需使用线性稳压器，从而无需增加一个芯片管脚和一个外部电容c0，使得电路占据面积大大减小，且减小芯片的驱动成本。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为反激变换器的典型电路结构示意图；

图2为传统同步整流控制器的电路结构图；

图3为本实用新型实施例一的电路图；

图4为本实用新型实施例一的稳压电路的电路图；

图5为本实用新型实施例二的电路图。

具体实施方式

为进一步说明各实施例，本实用新型提供有附图。这些附图为本实用新型揭露内容的一部分，其主要用以说明实施例，并可配合说明书的相关描述来解释实施例的运作原理。配合参考这些内容，本领域普通技术人员应能理解其他可能的实施方式以及本实用新型的优点。图中的组件并未按比例绘制，而类似的组件符号通常用来表示类似的组件。

现结合附图和具体实施方式对本实用新型进一步说明。

实施例一

如图3所示，一种受控nmos管的驱动电路，包括上拉管m3、下拉管m0、下拉电阻r0、控制逻辑电路1和第一开关电路，该驱动电路的输出端srg用于与受控nmos管sr的栅极连接，以驱动该受控nmos管sr，本具体实施例中，受控nmos管sr为反激变换器的同步整流管，但并不以此为限。

该驱动电路的输出端srg通过上拉管m3接电源vin，同时通过并联的下拉管m0和下拉电阻r0接地，所述上拉管m3的控制端通过第一电平转换电路2接控制逻辑电路1的第一控制输出端，所述第一电平转换电路2的电源输入端接电源vin，所述下拉管m0的控制端接控制逻辑电路1的第二控制输出端，该部分电路与传统的同步整流控制器的电路相同，具体结构和驱动原理可以参照现有技术，此不再细说。

本具体实施例中，上拉管m3优选为pmos管，下拉管m0优选为nmos管，但并不限于此，在其它实施例中，上拉管m3也可以采用其它p型晶体管来实现，下拉管m0也可以采用其它n型晶体管来实现。

所述第一开关电路接在该驱动电路的输出端srg与nmos管m0的栅极(控制端)之间，所述第一开关电路被配置为当电源vin的电压小于该驱动电路的工作电压uvlo(即此时控制逻辑电路1还无法正常工作)，且该驱动电路的输出端srg的电压大于第一开关电路的导通电压时，所述第一开关电路导通；从而把输出端srg的电压传到nmos管m0的的栅极从而打开nmos管m0，nmos管m0一旦打开，由于nmos管m0的的导通电阻很小，因此会迅速地将输出端srg的电压拉低从而限制输出端srg的电压在达到工作电压uvlo之前不会使得外部的受控nmos管sr打开，从而避免受控nmos管sr误导通，提高安全性和可靠性。

当电源vin的电压大于或等于该驱动电路的工作电压uvlo时，所述第一开关电路关断，从而不影响nmos管m0的正常工作。

本具体实施例中，所述第一开关电路包括pmos管m5、pmos管m6、二极管d0和电阻r1，所述pmos管m5的漏极接该驱动电路的输出端srg，所述pmos管m5的源极接pmos管m6的源极，所述pmos管m6的漏极接nmos管m0的栅极，所述电阻r1与pmos管m5并联，所述二极管d0的正端接pmos管m5的栅极，所述二极管d0的负端接所述pmos管m5的源极，所述pmos管m5和pmos管m6的栅极接第一控制电压，所述第一控制电压被配置为当电源vin的电压小于该驱动电路的工作电压uvlo时，第一控制电压为零；当电源vin的电压大于或等于该驱动电路的工作电压uvlo时，第一控制电压大于或等于输出端srg的电压，采用该电路结构，输出端srg的电压很小时就可以使nmos管m0导通，进一步提高安全性和可靠性，但并不限于此，在其它实施例中，也可以采用现有的其它开关电路实现。

本具体实施例中，还包括第二开关电路，所述第二开关电路接在nmos管m0的栅极与控制逻辑电路1的第二控制输出端之间，所述第二开关电路被配置为当电源vin的电压小于该驱动电路的工作电压uvlo时，第二开关电路关断；当电源vin的电压大于或等于该驱动电路的工作电压uvlo时，第二开关电路导通。通过设置第二开关电路，可以在电源vin的电压小于该驱动电路的工作电压uvlo时，避免第一开关电路与控制逻辑电路1的第二控制输出端相互影响，提高可靠性。

本具体实施例中，所述第二开关电路优选采用nmos管m4来实现，所述nmos管m4的漏极接控制逻辑电路1的第二控制输出端，所述nmos管m4的源极接下nmos管m0的栅极，nmos管m4的栅极接第一逻辑电平sren，所述第一逻辑电平sren被配置为当电源vin的电压小于该驱动电路的工作电压uvlo时，第一逻辑电平sren为0；当电源vin的电压大于或等于该驱动电路的工作电压uvlo时，第一逻辑电平sren为1。第一逻辑电平sren可以由控制逻辑电路1的第三控制输出端来提供，当电源vin的电压小于该驱动电路的工作电压uvlo时，控制逻辑电路1无法正常工作，第三控制输出端输出为0；当源vin的电压大于或等于该驱动电路的工作电压uvlo，控制逻辑电路1正常工作，第三控制输出端输出为1。

本具体实施例中，第一控制电压采用稳压电路来提供，所述稳压电路的输入端接电源vin，所述稳压电路的输出端输出电压vpre作为第一控制电压，所述稳压电路的稳压值为受控nmos管sr的耐压电压，本具体实施例设定为15v，但并不限于此。

具体的，如图4所示，本实施例中，所述稳压电路包括包括pmos管m10、pmos管m11、nmos管m9、稳压管zener1、稳压管zener2、稳压管zener3、电阻r2和电阻r3，所述pmos管m11的源极接电源vin，所述pmos管m11的漏极依次串联稳压管zener1、稳压管zener2和稳压管zener3接地，所述电阻r3与串联的稳压管zener1、稳压管zener2和稳压管zener3并联，所述pmos管m10的源极接电源vin，所述pmos管m10的漏极分别接pmos管m11的栅极、pmos管m10的栅极和nmos管m9的漏极，所述nmos管m9的源极串联电阻r2接地，所述nmos管m9的栅极接第一逻辑电平sren，所述pmos管m11与稳压管zener1之间的节点作为该稳压电路的输出端输出电压vpre，用于给pmos管m5和pmos管m6的栅极提供第一控制电压。当然，在其它实施例中，也可以采用现有的其它稳压电路来实现。

本具体实施例中，还包括n型晶体管m8和第三开关电路，所述n型晶体管m8与pmos管m3并联，所述pmos管m3的栅极通过第一电平转换电路2接控制逻辑电路1的第一控制输出端，所述第一电平转换电路2的电源输入端接电源vin，所述n型晶体管m8的控制极通过第二电平转换电路3接控制逻辑电路1的第一控制输出端，所述第二电平转换电路3的电源输入端接电压vpre，即接稳压电路的输出端，所述第三开关电路被配置为当电源vin的电压大于受控nmos管sr的耐压电压时，控制pmos管m3关断。可以避免该驱动电路的输出电压超过受控nmos管sr的耐压导致受控nmos管sr烧毁，且采用简单的稳压电路即可，无需使用线性稳压器，从而无需增加一个芯片管脚和一个外部电容c0，使得电路占据面积大大减小，且减小芯片的驱动成本。

本具体实施例中，所述n型晶体管m8优选为nmos管，导通电阻小，但并不限于此，在其它实施例中，也可以采用其它n型晶体管来实现，如npn三极管。

本具体实施例中，所述第三开关电路包括pmos管m7，所述pmos管m7的源极接电源vin，所述pmos管m7的漏极接pmos管m3的栅极，所述pmos管m7的栅极接第二控制电压vin_ov，所述第二控制电压vin_ov被配置为当电源vin的电压大于受控nmos管sr的耐压电压时，本具体实施例设为15v，第二控制电压vin_ov使pmos管m7导通；当电源vin的电压小于或等于受控nmos管sr的耐压电压时，第二控制电压vin_ov使pmos管m7关断。当然，在其它实施例中，第三开关电路也可以采用现有的其它电路结构来实现。

当电源vin的电压达到该驱动电路的工作电压uvlo时，第一逻辑电平sren为1，nmos管m4导通，pmos管m10、pmos管m11和nmos管m9导通，稳压电路输出电压vpre，电压vpre＝min(vin，15v)，pmos管m5和pmos管m6关断，nmos管m0受控制逻辑电路1控制，可以正常工作；当电源vin的电压小于该驱动电路的工作电压uvlo时，第一逻辑电平sren为0，nmos管m4关断，pmos管m10、pmos管m11和nmos管m9关断，稳压电路输出为0，当输出端srg的电压大于pmos管m6的导通电压时，pmos管m5和pmos管m6导通，从而把输出端srg的电压传到nmos管m0的栅极从而打开nmos管m0，nmos管m0一旦打开，由于nmos管m0的导通电阻很小，因此会迅速的输出端srg的电压拉低从而限制输出端srg的电压在电源vin的电压达到uvlo之前不会使得外部的同步整流管sr打开，避免了反激变换器原边的开关跟副边的同步整流管sr同时打开造成变压器电感饱和从而烧毁变压器及原边副边的开关管。

当电源电压vin超过15v(同步整流管sr的耐压电压)时，pmos管m7把pmos管m3关断，nmos管m8导通作为上拉管，此时，输出端srg的电压为电压vpre-vgs,其中vgs为nmos管m8的vgs，不会超过同步整流管sr的耐压电压；当电源电压vin大于驱动电路的工作电压uvlo且小于15v时，pmos管m3和nmos管m8都导通，共同作为上拉管，此时，输出端srg的电压为电源vin的电压，不会超过同步整流管sr的耐压电压。因此满足同步整流管sr的vgs耐压要求，且无需使用线性稳压器，从而无需增加一个芯片管脚和一个外部电容c0，使得电路占据面积大大减小，且减小芯片的驱动成本。

实施例二

如图5所示，本实施例与实施例一的区别在于：本实施例中，所述第一开关电路采用pnp三极管m5来实现，所述pnp三极管m5的发射极接该驱动电路的输出端srg，所述pnp三极管m5的集电极接nmos管m0的栅极，pnp三极管m5的基极接第一控制电压vpre。

本实施例中，第二开关电路采用npn三极管m4来实现，所述npn三极管m4的集电极接控制逻辑电路1的第二控制输出端，所述npn三极管m4的发射极接nmos管m0的栅极，npn三极管m4的基极接第一逻辑电平sren。

本实用新型路还可以用于其它类型的驱动电路，并不局限于同步整流的驱动电路，在需要防止外部mos在不需要时候被打开的场景下都可以用。

尽管结合优选实施方案具体展示和介绍了本实用新型，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本实用新型的精神和范围内，在形式上和细节上可以对本实用新型做出各种变化，均为本实用新型的保护范围。