一种电源线传输数据的LED控制芯片的制作方法

本实用新型涉及led照明技术领域，尤其涉及一种电源线传输数据的led控制芯片。

背景技术：

如今市面上有很多电源载波led控制芯片应用在3d灯、圣诞灯、窗帘灯等场合，相比以前的四线传输系统，简化了安装流程和大幅节约了线缆成本，同时也降低了产品的故障率，没有了维修的麻烦。但是该系列产品由于采用电源线传输数据，在电源线被本身干扰较大的前提下，传输速率不能达到很快，而在屏幕显示的应用场合，对画面刷新有较高的要求，这也是芯片没有应用到屏幕上的主要原因。该类芯片在进行并联级联时，必须发送包含芯片地址的数据帧才能控制到系统中相应的芯片，也导致了一个显示帧需要发送的数据量大，因此减小发码的数据量是亟待解决的问题。针对此问题，本申请在发送数据帧时不需要包含芯片地址和结束码，在显示帧结束时才有一个结束码，从根源上减少数据发送量，以此可以增加控制芯片的颗数，降低产品和控制系统的成本的同时，让芯片适用于更多、更大场景的应用场合，提高产品的市场竞争力。

技术实现要素：

本实用新型的目的在于克服上述不足，提供一种电源线传输数据的led控制芯片。

为实现上述目的，本实用新型的技术解决方案是：一种电源线传输数据的led控制芯片，所述led控制芯片包括振荡器、基准电压，电压检测模块、逻辑控制模块、解码模块、载波数据模块，芯片地址设置模块，数据帧识别模块，数据帧计数设置模块，辉度生成模块，输出驱动模块，所述振荡器与所述解码模块相连，所述基准电压与所述电压检测模块相连，所述电压检测模块分别与复合电源电压以及所述解码模块输入端连接，所述解码模块输出端与所述载波数据模块的输入端相连，所述载波数据模块与数据帧识别模块相连，所述数据帧识别模块与数据帧计数设置模块相连、所述载波数据模块、数据帧计数设置模块、芯片地址设置模块与所述逻辑控制模块输入端相连，所述逻辑控制模块的输出端与所述辉度生成模块的输入端、所述芯片地址设置模块的输入端相连，所述辉度生成模块的输出端与所述输出驱动模块的输入端相连，所述输出驱动模块输出连接输出脚；

所述电压检测模块接收复合电源电压，所述复合电源电压包括电源电压和数据信号，所述电压检测模块根据接收到的基准电压在所述复合电源电压高低进行数据识别，所述解码模块根据接收到的系统时钟对所述数据信号进行采样，所述载波数据模块将所述电压检测结果转化为载波数据，数据帧识别模块对电源线上解码后的载波数据进行统计，所述数据帧计数设置模块对数据帧进行计数，所述逻辑控制模块用于将所述芯片地址设置模块中的地址与所述数据帧计数进行比较，当逻辑控制模块判断芯片地址匹配当前数据帧计数值时，捕获当前数据帧中的辉度显示数据发送到辉度生成模块，所述辉度生成模块根据所述辉度显示数据生成一个或者多个不同占空比辉度信号，所述输出驱动模块根据所述一个或者多个不同占空比辉度信号驱动一个或者多个发光二极管。

优选的，所述基准电压用于提供一个不随电源电压和温度变化的电压，所述基准电压值为1-1.5v。

优选的，所述芯片地址设置模块的内部地址包括laserfuse、metalfuse、polyfuse、otp、mtp一种或几种。

优选的，所述电压检测模块包括电阻及比较器，所述复合电源电压通过电阻分压后，通过所述比较器与所述基准电压进行比较以提取数据信号。

优选的，所述芯片地址设置模块,通过电源线发出控制信号来烧多晶硅熔丝进而设定芯片地址，所述地址设置为8位。

优选的，所述数据帧计数模块的初始值通过控制系统发出控制指令设置。

优选的，所述复合电源电压的数据帧信号是以高电压与低电压不同持续时间组合表示，所述电源线上的数据帧信号包括控制码、第一数据、第二数据、第三数据。

优选的，所述控制码包括两个工作模式选择位，当工作模式控制码选择位为11时，所述数据帧识别模块统计载波数据并进行计数；当工作模式控制码选择位为01时，所述逻辑控制模块将所述芯片地址设置模块中的地址与所述数据帧计数进行比较。

优选的，所述第一数据、第二数据、第三数据分别设为8位，8位数据信息表示0-255个不同数值，不同数值对应led灯不同的亮度，当数值为0时，led灯的亮度最小，灯灭，当数据为255时，led灯的亮度最大。

优选的，所述led的控制芯片的存储空间大于256个芯片地址。

本实用新型在发送显示数据时无需发送芯片地址，芯片自动根据显示数据的发送顺序匹配自身地址，从原理上减少了发码的数据量，提高显示帧的刷新速度。发送的数据减少，会相应的降低了芯片接收数据的误码率，同时降低控制系统的软件和硬件的要求，从而节省产品的成本，提高市场竞争力。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本实用新型的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1为本实用新型控制电路结构示意图；

图2为本实用新型数据控制信号示意图；

图3为本实用新型控制芯片的应用电路图；

图4为本实用新型亮度数据信息示意图；

图5为本实用新型实施例提供的led控制芯片中的电压检测模块的示例电路结构；

图6为本实用新型实施例提供的led控制芯片中的解码模块的示例电路结构；

图7为本实用新型实施例提供的led控制芯片中的数据帧识别模块的示例电路结构；

图8为本实用新型实施例提供的led控制芯片中的数据帧计数设置模块的示例电路结构。

图中：1-基准电压；2-振荡器；3-电压检测模块；4-解码模块；5-载波数据模块；6-数据帧识别模块；7-数据帧设置计数模块；8-芯片地址设置模块；9-逻辑控制模块；10-辉度生成模块；11-输出驱动模块。

具体实施方式

为了更清楚的阐释本实用新型的整体构思，下面再结合说明书附图以示例的方式进行详细说明。

需说明，在下面的描述中阐述了很多具体细节以便于充分理解本实用新型，但是，本实用新型还可以采用其他不同于在此描述的其他方式来实施，因此，本实用新型的保护范围并不受下面公开的具体实施例的限制。

如图1-8所示，一种电源线传输数据的led控制芯片，所述led控制芯片包括振荡器2、基准电压1，电压检测模块3、逻辑控制模块9、解码模块4、载波数据模块5，芯片地址设置模块8，数据帧识别模块6，数据帧计数设置模块7，辉度生成模块10，输出驱动模块11，所述振荡器2与所述解码模块4相连，所述基准电压1与所述电压检测模块3相连，所述电压检测模块3分别与复合电源电压以及所述解码模块4输入端连接，所述解码模块4输出端与所述载波数据模块5的输入端相连，所述载波数据模块5与数据帧识别模块6相连，所述数据帧识别模块6与数据帧计数设置模块7相连，所述载波数据模块5、数据帧计数设置模块7、芯片地址设置模块8与所述逻辑控制模块9输入端相连，所述逻辑控制模块9的输出端与所述辉度生成模块10的输入端、所述芯片地址设置模块8的输入端相连，所述辉度生成模块10的输出端与所述输出驱动模块11的输入端相连，所述输出驱动模块11输出连接输出脚即外部led驱动端，用于根据所述辉度信号驱动所述led模组工作。

所述电压检测模块3接收复合电源电压，所述复合电源电压包括电源电压和数据信号，所述电压检测模块3根据接收到的基准电压在所述复合电源电压高低进行数据识别，所述解码模块4根据接收到的系统时钟对所述数据信号进行采样以获取载波数据，数据帧识别模块5对电源线上解码后的载波数据进行统计，所述逻辑控制模块9用于将所述芯片地址设置模块8中的地址与所述数据帧计数进行比较，当逻辑控制模块9判断芯片地址匹配当前数据帧计数值时，捕获当前数据帧中的辉度显示数据发送到辉度生成模块10，所述辉度生成模块根据所述辉度显示数据生成一个或者多个辉度信号，所述输出驱动模块11根据所述一个或者多个辉度信号驱动一个或者多个发光二极管。所述芯片至少驱动一路led模组，所述芯片与所述led模组可以封装在一起。

所述基准电压1提供一个不随电源电压和温度变化的电压，基准电压为1-1.5v，本实施例中所述基准电压1值为1.2v，所述电压检测模块3包括电阻及比较器，所述复合电源电压通过电阻分压后，通过所述比较器与所述基准电压1进行比较以提取数据信号，所述振荡器2用于产生振荡频率信号，解码模块4利用所述振荡频率信号，将所述数据信号转化为控制芯片地址数据和各led灯的辉度数据；芯片地址设置模块8设有8位地址,用于设定控制芯片地址数据，所述芯片地址设置模块8通过芯片内部多晶硅熔丝的通断进行设置芯片的地址。

如图2所示，用高电平持续大于0.2us和低电平持续10us的组合表示二位码1，用低电平持续5us和高电平持续大于0.2us的组合表示二位码0，低电平持续20us和高电平持续大于0.2us，代表reset，说明显示帧发送结束，级联系统上的所有芯片刷新显示。显示帧的格式如下：

数据帧信号的格式为控制码+第一数据+第二数据+第三数据，在本实施例中，控制码共2位，为工作模式选择位。第一数据、第二数据、第三数据分别设为8位，表示led不同的辉度。一个显示帧结束时发送帧结束信息，帧结束信息以低电压持续时间在设定时间范围内表示。

当工作模式控制码选择位为11时，所述控制芯片进入数据帧计数设置模块7设置的工作模式，数据帧识别模块6统计每一位载波数据，当判断一个数据帧完成时，数据帧计数设置模块7的计数器值加一；当工作模式控制码选择位为01时，所述控制芯片地址设置模块8的地址与所述数据帧计数进行比对，当显示帧结束收到reset码时，系统中所有选中的所述控制芯片根据所述控制信号中的所述第一数据、第二数据、第三数据分别输出不同占空比的辉度信号驱动led模组工作，所述芯片至少驱动一路led模组，所述芯片与所述led模组可以封装在一起。

第一数据、第二数据、第三数据分别代表led灯的亮度数据信息，亮度数据信息表示如图4所示，控制模块发送数据时先发低位，再发高位。先发控制码，然后按第一数据、第二数据、第三数据的顺序从低到高位依次发送。所述辉度生成模块10将所述数据控制信号中的所述数据信息转化为不同占空比的辉度信号，8位数据信息表示0-255个不同数值，不同数值对应led灯不同的亮度，当数值为0时，led灯的亮度最小，灯灭，当数据为255时，led灯的亮度最大，当数据为中间某一数值时，比如128时，表现pwm输出为128/256的占空比输出亮度。所述led的控制芯片的存储空间大于256个芯片地址确保具有足够的存储空间。

本实用新型中数据帧表示如下：

其中c1c0表示2位工作模式选择位，当c1c0＝11，控制芯片进入数据帧计数设置模块7设置的工作模式；当c1c0＝01，所述逻辑控制模块9用于将所述芯片地址设置模块8中的地址与所述数据帧计数进行比较，当逻辑控制模块9判断芯片地址匹配当前数据帧计数值时，捕获当前数据帧中的辉度显示数据发送到辉度生成模块10，所述辉度生成模块10根据所述辉度显示数据生成一个或者多个辉度信号，所述输出驱动模块11根据所述一个或者多个辉度信号驱动一个或者多个发光二极管。

控制系统在刷新一次画面时，只需要发送若干个数据帧和一个结束码，相比传统的dmx512数据帧两位起始码+8位数据+一位结束码和复杂的显示帧协议规定发送的数据更少，协议更简单。

如图5所示，电压检测模块3：por1为芯片上电复位信号，给芯片提供初始状态。vref为基准电压提供的基准电压1.2v，nbias为基准电压提供的电流源，作为比较器的尾电流。电源电压用电阻分压后输入到比较器的n端，与比较器p端的vref比较。当电源电压大于3v时，比较器输出为0，经反相器之后，dout为1；当电源电压小于3v时，比较器输出为1，经反相器之后，dout为0。解码模块对电压检测模块的dout输出根据信号的时间进行识别，并以移位寄存器的方式存储解码数据。

如图6所示，解码模块4：c1、c0对应移位寄存器中的i56_q、i52_q，md3m为芯片地址d0-d8与数据帧计数adc1-adc9匹配信号。i52_q、i56_q通过同或门i486、i487运算，c1c0为01时，进入芯片地址与数据帧计数匹配模式。i486、i487的输出与md3m经过与的结果，得到pdmatch为输出使能信号。芯片收到结束码reset后，同时pdmatch为1时，逻辑控制电路把指令中第一数据、第二数据、第三数据输出到辉度生成模块，同时更新输出驱动模块的输出；反之，则不刷新输出显示。

如图7所示，数据帧识别模块6:数据帧识别模块统计载波数据的每一位数据，从载波数据的第一位开始计数，当载波数据被识别为一个完整的数据帧(两位控制码+第一数据+第二数据+第三数据)时，数据帧识别模块向数据帧计数设置模块进位加一，同时数据帧识别模块被复位，准备重新识别新的数据帧。

x68_y为载波数据，一个脉冲代表一位数据，芯片上电复位后，通过i187、i185、i186、i182、i188、i238数据帧识别寄存器对载波数据计数，当统计值为一个完整的数据帧26位时，通过系统时钟clk产生清零信号cntrst对数据帧识别寄存器清零，cntrst信号并对数据帧计数设置模块进位，等待下一个数据帧的到来。芯片会在上电时产生por2信号，显示帧结束时产生x604_y信号对数据帧识别寄存器清零，确保每个显示帧都能准确识别。

如图8所示，数据帧计数设置模块7：i996的运算是为了保证数据帧识别模块的进位信号只能在芯片工作在c1c0为01芯片地址与数据帧计数匹配模式下有效，工作在该模式时，数据帧计数设置模块对数据帧识别模块的进位信号正常计数。当c1c0为11时，芯片工作在数据帧计数设置模式，逻辑控制模块取出信号流中的设置数据w7-w0，red7，同时使能md2clk，数据帧计数器i329～i337的输出信号adc1-adc9将会根据设置数据的不同被置位或者复位。addreset为芯片在上电时产生复位信号，显示帧结束时产生的x604_y信号对数据帧史书寄存器清零的信号组合，空闲态为1。

以i330可置位复位寄存器为例，置位端、复位端都为低电平使能，addreset空闲态为1，md2clk使能为0，取反后为1，当w6为1时，i356与非门两端输入都为1，输出为0，触发i330的置位端使能，adc2为1，同时i446输出为1，经过与addreset与操作后输出为1到i330的复位端，复位无效。同理，可以算出w6＝0时，i448输出为0，i356输出为1，i330的复位端使能，adc2＝0。

以上所述的，仅为本实用新型的较佳实施例而已，不能限定本实用新型的范围，凡是依本实用新型申请专利范围所作的均等变化与装饰，皆应仍属于本实用新型涵盖的范围内。