1.一种装置，包括：
用于接收第一输入信号的输入/输出(io)设备；以及
耦合到所述io设备的可编程模拟子系统(pass)，其中，所述pass包括：
多个可重新配置模拟电路；以及
用于与中央处理单元(cpu)传输数据的接口，
其中，所述pass被配置为：
在第一pass配置中，通过所述多个可重新配置模拟电路处理所述第一输入信号，以基于所述第一输入信号生成第一输出值，所述多个可重新配置模拟电路在所述第一pass配置中具有第一配置设置；并且
响应于所述第一输出值，将所述多个可重新配置模拟电路中的至少一个重新配置为具有第二配置设置的第二pass配置，其中，所述第二配置设置不同于所述第一配置设置。
2.根据权利要求1所述的装置，其中，所述多个可重新配置模拟电路在所述第二pass配置中具有比在所述第一pass配置中高的操作功率。
3.根据权利要求1所述的装置，其中，所述pass还被配置为：
在所述第二pass配置中，通过所述多个可重新配置模拟电路处理第二输入信号，以生成第二输出值，所述多个可重新配置模拟电路在所述第二pass配置中具有所述第二配置设置；并且
响应于所述第二输出值，通过所述接口将唤醒信号输出到所述cpu。
4.根据权利要求3所述的装置，其中，所述pass还被配置为：
响应于将所述唤醒信号输出到所述cpu，从所述cpu接收包括第三配置设置的配置数据，其中，所述第三配置设置不同于所述第二配置设置；并且
将所述多个可重新配置模拟电路重新配置为具有所述第三配置设置的第三pass配置。
5.根据权利要求1所述的装置，其中，所述pass还被配置为：
在所述第二pass配置中，通过所述多个可重新配置模拟电路处理第二输入信号，以生成第二输出值，所述多个可重新配置模拟电路在所述第二pass配置中具有所述第二配置设置；并且
响应于所述第二输出值，通过所述接口将模式选择信号输出到所述cpu。
6.根据权利要求1所述的装置，其中，所述pass包括用于存储所述第一配置设置的第一组寄存器和用于存储所述第二配置设置的第二组寄存器。
7.根据权利要求1所述的装置，其中，所述pass包括用于存储所述第一配置设置的一组寄存器，并且其中，将所述多个可重新配置模拟电路重新配置为所述第二配置是：
修改所述一组寄存器的内容，以存储所述第二配置设置；以及
根据所述一组寄存器的被修改的所述内容重新配置所述可重新配置模拟电路中的至少一个。
8.根据权利要求1所述的装置，其中，所述可重新配置模拟电路包括以下各项中的至少两项：
连续时间块(ctb)，所述ctb用于在连续时域中执行信号处理；
模数转换器(adc)电路，所述adc电路用于处理所述ctb的输出；
一个或多个多路复用器，所述一个或多个多路复用器用于选择性地将所述io设备的多个引脚连接到所述ctb或者所述adc电路中的至少一个的多个输入；或者
pass逻辑电路，所述pass逻辑电路用于根据所述adc电路的输出将所述pass从所述第一pass配置重新配置到所述第二pass配置。
9.根据权利要求8所述的装置，其中，所述可重新配置模拟电路还包括以下各项中的至少一项：
模拟参考块，所述模拟参考块用于提供电压参考、电流参考或者时钟信号中的至少一个；或者
有限状态机，所述有限状态机具有根据所述pass逻辑电路的输出可选择的多个状态。
10.一种系统，包括：
用于从信号源接收第一输入信号的输入/输出(io)设备；
包括存储器和耦合到所述存储器的中央处理单元(cpu)的数字子系统；
耦合到所述io设备并且耦合到所述数字子系统的可编程模拟子系统(pass)，其中，所述pass包括：
多个可重新配置模拟电路；以及
用于与所述cpu传输数据的接口，
其中，所述pass被配置为：
在第一pass配置中并且在所述数字子系统在睡眠模式中的情况下，通过所述多个可重新配置模拟电路处理所述第一输入信号，以基于所述第一输入信号生成第一输出值，所述多个可重新配置模拟电路在所述第一pass配置中具有第一配置设置；并且
响应于所述第一输出值，
在不涉及cpu的情况下，将所述多个可重新配置模拟电路重新配置为具有第二配置设置的第二pass配置，其中，所述第二配置设置不同于所述第一配置设置。
11.根据权利要求10所述的系统，其中，所述多个可重新配置模拟电路在所述第二pass配置中具有比在所述第一pass配置中高的操作功率。
12.根据权利要求10所述的系统，其中，所述pass还被配置为：
在所述第二pass配置中，通过所述多个可重新配置模拟电路处理第二输入信号，以生成第二输出值，所述多个可重新配置模拟电路在所述第二pass配置中具有所述第二配置设置；并且
响应于所述第二输出值，通过所述接口将模式选择信号输出到所述数字子系统。
13.根据权利要求12所述的系统，其中，所述pass还被配置为：
响应于将所述模式选择信号输出到所述数字子系统，从所述数字子系统接收包括第三配置设置的配置数据，其中，所述第三配置设置不同于所述第二配置设置；并且
将所述多个可重新配置模拟电路重新配置为具有所述第三配置设置的第三pass配置。
14.根据权利要求10所述的系统，其中，所述pass包括用于存储所述第一配置设置的第一组寄存器和用于存储所述第二配置设置的第二组寄存器。
15.根据权利要求10所述的系统，其中，所述pass包括用于存储所述第一配置设置的一组寄存器，并且其中，将所述多个可重新配置模拟电路重新配置为所述第二配置是：
修改所述一组寄存器的内容，以存储所述第二配置设置；以及
根据所述一组寄存器的被修改的所述内容重新配置所述可重新配置模拟电路中的至少一个。
16.一种方法，包括：
通过耦合到输入/输出(io)设备的可编程模拟子系统(pass)从所述io设备接收第一输入信号，所述pass包括多个可重新配置模拟电路以及用于与中央处理单元(cpu)传输数据的接口；
在所述pass在第一pass配置中的情况下，通过所述多个可重新配置模拟电路处理所述第一输入信号，其中，所述多个可重新配置模拟电路在所述第一pass配置中具有第一配置设置；
基于所述第一输入信号生成第一输出值；以及
响应于所述第一输出值，将所述多个可重新配置模拟电路的功能重新配置为具有第二配置设置的第二pass配置，其中，所述第二配置设置不同于所述第一配置设置。
17.根据权利要求16所述的方法，其中，所述多个可重新配置模拟电路在所述第二pass配置中具有比在所述第一pass配置中高的操作功率。
18.根据权利要求16所述的方法，其中，响应于确定所述第一输出值满足第一阈值标准，将所述多个可重新配置模拟电路重新配置为所述第二pass配置。
19.根据权利要求16所述的方法，还包括：
在所述pass在所述第二pass配置中的情况下，通过所述多个可重新配置模拟电路处理第二输入信号，其中，所述多个可重新配置模拟电路在所述第二pass配置中具有所述第二配置设置；
生成第二输出值；以及
响应于所述第二输出值，通过所述接口将信号到输出所述cpu。
20.根据权利要求19所述的方法，其中，响应于确定所述第二输出值满足第二阈值标准，将所述信号输出到所述cpu。
21.根据权利要求19所述的方法，还包括：
响应于将所述信号输出到所述cpu，从所述cpu接收包括第三配置设置的配置数据，其中，所述第三配置设置不同于所述第二配置设置；以及
将所述多个可重新配置模拟电路重新配置为具有所述第三配置设置的第三pass配置。
22.根据权利要求19所述的方法，其中，所述pass包括用于存储所述第一配置设置的第一组寄存器和用于存储所述第二配置设置的第二组寄存器。
23.根据权利要求19所述的方法，其中，所述pass包括用于存储所述第一配置设置的一组寄存器，并且其中，将所述多个可重新配置模拟电路重新配置为所述第二配置包括：
修改所述一组寄存器的内容，以存储所述第二配置设置；以及
根据所述一组寄存器的被修改的所述内容重新配置所述可重新配置模拟电路中的至少一个。