统一低功率双向端口的制作方法

各个实施例总体上涉及到低压核心器件的接口电路。

背景技术：

现代网络负责互连可操作以交换数据的计算设备。数据可以在公共电路板上的电路之间被交换，也可以在例如计算机或服务器中沿着公共底板的电路板之间被交换。在一些实现中，数据可以在远距离上被交换，例如，从旅行社的计算机到云网络上的航空公司服务器。现代网络可以采用很多介质，包括物理线、射频(rf)通道或光纤。在计算设备之间交换的数据可以包括包含多个比特的数据分组。

当使用差分对来交换高速数字数据时，传输器与接收器之间的链路可以形成传输线。高速传输线的特征阻抗可以被表征。当沿着传输线的长度行进的信号经历基本连续的特征阻抗时，可以使传输线内的反射最小化。可以在各种传输线的端部处使用端接电阻器，以提供阻抗连续性。使反射最小化可以增加在传输线上行进的数据的信号完整性，这可以有利地降低误码率，并且可以允许增加传输距离和/或传输速度。

技术实现要素：

方法和装置涉及具有由用于粗略输出电阻阻抗匹配的多个选择性启用的切片形成的电压模式传输驱动器架构的双向差分接口。在说明性示例中，传输驱动器可以包括用于微调以与用于传输操作的输出电阻进行阻抗匹配的可编程电阻。在接收操作期间，可以将保护电压主动施加到驱动晶体管的栅极，例如，以使外部信号源施加的电压应力最小化。一些实现可以自动浮置驱动晶体管的源极，例如，以防止在接收模式操作期间反馈外部驱动的信号电流。传输驱动器可以在例如上限和/或下限上具有可编程电压摆幅，以增强兼容性。可以例如通过用于接收模式操作的共模电阻器来选择性地施加可编程共模电压节点。各种实施例可以减少用于高速双向i/o的引脚数。

各种实施例可以实现一个或多个优点。例如，一些实施例可以接收和/或传输用于锁相环(pll)的数据或时钟信号。在tx(传输)模式下，时钟信号可以由电压模式传输器电路驱动，该电压模式传输器电路是基于在低核电压(例如，0.8v-0.9v的电源电压)上运行的薄氧化物工艺而构建的，这可以提供快速边沿速率。端口可以包括使用共享输入/输出(i/o)路径和引脚对的双向传输/接收缓冲器。共享i/o实现可以有利地减少半导体封装上的引脚或“凸块”的数目，这可以减小产品尺寸和/或生产成本并且提高电路密度，例如，通过将专用引脚的数目从四个(例如，用于单独的差分传输和接收端口)减少到为收发器操作而配置的两个双向引脚。

例如，与电流模式逻辑(cml)相比，各种电压模式传输器(tx)的实现还可以实现至少50-60％或更多的功耗降低，同时仍支持相对较大的输出摆幅。各种传输驱动器实施例可以采用可编程i/o电压摆幅和/或可编程输出阻抗。在各种实现中，当以传输模式配置时，阻抗控制回路可以微调输出电阻以例如优化输出阻抗，这可以导致改善的回波损耗性能。一些实施例还可以提供受控的输出电压摆幅，其可以由阻抗控制回路精确地控制。

一些接收(rx)模式实现可以将共模回波损耗(例如，s22参数)实质上提高例如约20db。各种接收缓冲器可以允许针对各种输入电压摆幅具有灵活性，这可以支持用于与例如更高电压设备(例如，存储器电路)的扩展兼容性的传统标准。例如，可以通过可编程i/o共模电压(其可以与可编程共模端接电阻相结合)来实现rx模式下的改进的共模性能，这可以产生改善的带宽性能。

在rx模式下，一些实施例的各种特征可以合并有电压应力保护特征，以允许tx电路承受施加给tx级的应力。这样的保护特征可以促进利用传统系统(例如，更高电压额定)的安全操作，同时允许以高性能速度、低电压(例如，0.9v，薄氧化物)工艺构造来构造tx级。一些实施例可以确保：在rx模式下，每个tx输出晶体管的栅极电压被主动地定位到预定电平，使得例如来自较高电压传统设备的传入rx信号将不超过tx输出级中的任何栅极到源极或栅极到漏极电压结的安全工作电压额定。此外，一些实现可以通过选择性地中断用于通过tx输出电路的rx信号的电流路径来基本防止通过受保护的tx输出晶体管的传导。

各种实现可以基本消除或避免所制造的器件(例如，薄氧化物晶体管)的寿命退化。包括被配置为双向i/o的传输驱动器电路和接收器缓冲电路两者可以以最小许可核心电压进行操作。在一些实施例中，以核心电压进行的操作可以扩展到1伏特以下的薄氧化物核心，同时在保持可靠操作的同时保护薄氧化物器件免受过电压应力的影响。

在一个示例性方面，一种双向接口装置包括：被配置为电连接到差分电路的一对端子(305、310)；以及一对电节点，每个电节点电耦合到该对端子中的对应一个端子。该装置还包括经由该对电节点耦合到该对端子中的每个端子的传输驱动器电路(325)，其中传输驱动器电路包括两个或更多个切片。两个或更多个切片中的每个切片包括：(a)输出驱动器电路(q4-q7)、以及被耦合以响应于启用信号而选择性地启用或禁用同一切片中的输出驱动器电路的可编程预驱动器电路(u4-u7)。在一些实施例中，当输出驱动器通过可编程预驱动器电路被选择性地启用时，输出驱动器电路可操作以响应于数据信号(din)而将差分输出信号驱动到该对电节点上。该装置还包括经由该对电节点耦合到该对端子中的每个端子的接收缓冲电路(330)。在一些实施例中，接收缓冲电路(330)可以在接收模式下可操作以经由该对电节点接收传入的差分信号。该装置还包括控制电路，该控制电路耦合到传输驱动器电路，并且在一些实施例中，被配置为当以传输模式操作时，为两个或更多个切片中的每个切片选择性地生成启用信号。控制电路被配置为确定要根据传输驱动器电路(325)的输出电阻来选择性地启用的切片的数目。

在各种实施例中，在接收模式下，可编程预驱动器电路可以被配置为向传输驱动器电路中的多个晶体管中的每个晶体管的控制端子提供预定工作电压(325)，其中传输驱动器电路(325)中的两个或更多个晶体管中的每个晶体管可以直接连接到该对电节点。传输驱动器电路(325)中的晶体管可以包括形成有薄栅极电介质构造的cmos器件。提供给传输驱动器电路(325)中的每个晶体管的控制端子的预定工作电压可以在大约0.6v到大约1.0v之间。

在一些示例中，响应于接收模式，开关可以被选择性地断开以中断从该对电节点中的至少一个电节点到参考电势(gnd)的电流。电流路径可以经过传输驱动器电路(325)的至少一部分。该装置还可以包括被配置为响应于第一可变电阻控制信号(p3)而调节输出驱动器电路的输出电阻的第一可变电阻电路(q1，r1)。该装置还可以包括被配置为经由第一可变电阻电路(q1，r1)提供已调节的较高电压(vrefp)的高侧电压调节器电路。每个切片中的输出驱动器电路(325)可以被配置为驱动具有由已调节的较高电压建立的上限电压摆幅的输出信号作为差分输出信号。传输驱动器电路还可以包括第二可变电阻电路(q2，r2)，该第二可变电阻电路(q2，r2)连接在传输驱动器电路(325)与电路参考电势(gnd)之间，并且可以被配置为响应于第二可变电阻控制信号(p4)而调节输出驱动器电路的输出电阻。

该装置还可以包括连接在该对电节点之间的电阻性端接器网络(335)。该网络可以响应于接收模式而可操作以闭合第一开关(sw4)和第二开关(sw5)以做出从共模节点(410)到该对电节点中的每个节点的电连接。每个所做出的连接可以通过大小与共模阻抗特性基本匹配的电阻(r7，r8)。电阻性端接器网络(335)还可响应于传输模式而可操作以断开第一开关(sw4)和第二开关(sw5)。共模节点(410)可以被驱动到预定的已调节的电压。

在另一示例性方面，一种操作双向接口装置的方法可以包括将一对端子(305、310)电连接到差分电路，以及将一对电节点电耦合到该对端子中的对应一个端子。该方法还包括经由该对电节点将传输驱动器电路(325)耦合到该对端子中的每个端子。传输驱动器电路包括两个或更多个切片，两个或更多个切片中的每个切片包括：(a)输出驱动器电路(q4-q7)；(b)被耦合以响应于启用信号而选择性地启用或禁用同一切片中的输出驱动器电路的可编程预驱动器电路(u4-u7)。在一些实施例中，当输出驱动器可以通过可编程预驱动器电路被选择性地启用时，输出驱动器电路可操作以响应于数据信号(din)而将差分输出信号驱动到该对电节点上。该方法还包括经由该对电节点将接收缓冲电路(330)耦合到该对端子中的每个端子。在接收模式下，该方法包括利用接收缓冲电路(330)经由该对电节点接收传入的差分信号；在一些实施例中，当以传输模式操作时，利用耦合到传输驱动器电路的控制电路为两个或更多个切片中的每个切片选择性地生成启用信号。该方法还包括利用控制电路确定要根据传输驱动器电路(325)的输出电阻来选择性地启用的切片的数目。

在各种示例中，该方法还可以包括：在接收模式下，利用可编程预驱动器电路向传输驱动器电路中的两个或更多个晶体管中的每个晶体管的控制端子提供预定工作电压(325)。传输驱动器电路(325)中的两个或更多个晶体管中的每个晶体管可以直接连接到该对电节点。该方法还可以包括提供形成有薄栅极电介质构造的cmos器件作为传输驱动器电路中的两个或更多个晶体管(325)。预定工作电压可以在大约0.6v到大约1.0v之间。响应于接收模式，该方法可以包括选择性地断开开关以中断从该对电节点中的至少一个电节点到参考电势(gnd)的电流，其中电流路径经过传输驱动器电路(325)的至少一部分。

该方法还可以包括响应于第一可变电阻控制信号(p3)利用第一可变电阻电路(q1，r1)来调节输出驱动器电路的输出电阻。该方法还可以包括利用高侧电压调节器电路经由第一可变电阻电路(q1，r1)提供已调节的较高电压(vrefp)。该方法还可以包括利用每个切片中的输出驱动器电路(325)来驱动具有由已调节的较高电压建立的上限电压摆幅的输出信号作为差分输出信号。此外，该方法可以包括：利用连接在传输驱动器电路(325)与电路参考电势(gnd)之间的第二可变电阻电路(q2，r2)，响应于第二可变电阻控制信号(p4)而调节输出驱动器电路的输出电阻。

在一些实现中，该方法还可以包括：提供电阻性端接器网络(335)，该电阻性端接器网络(335)连接在该对电节点之间，并且响应于接收模式而可操作以闭合第一开关(sw4)和第二开关(sw5)以做出从共模节点(410)到该对电节点中的每个节点的电连接。每个所做出的连接可以通过大小与共模阻抗特性基本匹配的电阻(r7，r8)。电阻性端接器网络(335)还可以响应于传输模式而可操作以断开第一开关(sw4)和第二开关(sw5)。共模节点(410)可以被驱动到预定的已调节的电压。

各种实施例的细节在附图和以下描述中阐述。根据说明书和附图以及根据权利要求书，其他特征和优点将很清楚。

附图说明

图1描绘了可以在其上实现所公开的电路和过程的示例性可编程集成电路(ic)。

图2描绘了在高速数字计算系统中实现的示例性统一低功率双向端口。

图3描绘了示例性统一双向端口的框图。

图4描绘了示例性电阻性端接器网络。

图5描绘了示例性rx缓冲电路。

图6a描绘了示例性tx驱动器电路。

图6b描绘了具有可编程下限电压摆幅的示例性tx驱动器电路。

图7描绘了示例性阻抗控制回路。

图8描绘了用于tx输出驱动器的可编程电阻的粗略和精细控制的示例性过程。

图9描绘了双向端口控制方法的示例性流程图。

各个附图中的相似的附图标记指示相似的元素。

具体实施方式

为了帮助理解，本文档的组织如下。首先，参考图1简要介绍示例性可编程集成电路(ic)。其次，参考图2，讨论转向示例性应用的图示。接下来，参考图3，示出了包括统一i/o电路的主要功能块的示例性实施例。接下来，参考图4-7，进一步详细说明每个主要功能块。最后，图8-9示出了双向端口的实施例的示例性控制过程。

图1描绘了可以在其上实现所公开的电路和过程的示例性可编程集成电路(ic)。可编程ic100包括fpga逻辑。可编程ic100可以利用各种可编程资源来实现，并且可以称为片上系统(soc)。fpga逻辑的各种示例可以包括以阵列布置的几种不同类型的可编程逻辑块。

例如，图1示出了可编程ic100，该可编程ic100包括大量不同可编程块，包括多千兆位收发器(mgt)101、可配置逻辑块(clb)102、随机存取存储器(bram)103、输入/输出块(iob)104、配置和时钟逻辑(config/clock)105、数字信号处理块(dsp)106、专用输入/输出块(i/o)107(例如，时钟端口)、和其他可编程逻辑108(例如，数字时钟管理器、模数转换器、系统监测逻辑)。可编程ic100包括专用处理器块(proc)110。可编程ic100可以包括内部和外部重新配置端口(未示出)。

在各种示例中，可以使用mgt101来实现串行器/解串器。mgt101可以包括各种数据串行器和解串器。数据串行器可以包括各种多路复用器实现。数据解串器可以包括各种解复用器实现。

在fpga逻辑的一些示例中，每个可编程区块包括可编程互连元件(int)111，该可编程互连元件(int)111具有去往和来自每个相邻区块中的对应互连元件的标准化互连124。因此，可编程互连元件一起实现用于所示fpga逻辑的可编程互连结构。可编程互连元件int111包括去往和来自同一区块内的可编程逻辑元件的内部连接120，如图1中包括的示例所示。可编程互连元件int111包括去往和来自同一区块内的可编程互连元件int111的int间连接122，如图1中包括的示例所示。

例如，clb102可以包括可以被编程为实现用户逻辑的可配置逻辑元件(cle)112、以及单个可编程互连元件int111。bram103可以包括bram逻辑元件(brl)113和一个或多个可编程互连元件。在一些示例中，区块中包括的互连元件的数目可以取决于区块的高度。在图示的实现中，bram区块具有与五个clb相同的高度，但是也可以使用其他数目(例如，四个)。dsp块106(其可以称为区块)可以包括dsp逻辑元件(dspl)114和一个或多个可编程互连元件。iob104可以包括例如输入/输出逻辑元件(iol)115的两个实例和可编程互连元件int111的一个实例。例如连接到i/o逻辑元件115的实际的i/o键合焊盘可以使用位于各种图示的逻辑块上方的金属层来制造，并且可以不限于输入/输出逻辑元件115的区域。

在图示的实现中，靠近管芯中心的柱状区域(在图1中以阴影显示)用于配置、时钟和其他控制逻辑。从列延伸的水平区域109在可编程ic100的整个宽度上分发时钟和配置信号。注意，对“柱状”和“水平”区域的引用是相对于在纵向取向上观察该图而言的。

利用图1所示架构的一些可编程ic可以包括破坏构成可编程ic的很大一部分的规则柱状结构的附加逻辑块。附加逻辑块可以是可编程块和/或专用逻辑。例如，图1所示的处理器块proc110可以跨越若干列clb102和bram103。

图1示出了示例性可编程ic架构。列中逻辑块的数目、列的相对宽度、列的数目和顺序、列中包括的逻辑块的类型、逻辑块的相对大小、以及互连/逻辑实现纯粹作为示例提供。例如，在实际的可编程ic中，无论clb102出现在何处，都可以包括多于一个的相邻clb102列，以促进用户逻辑的有效实现。

利用图1所示架构的一些可编程ic可以包括可以共享i/o引脚和/或凸块的i/o电路。在各种示例中，i/o电路可以包括一个或多个传输驱动器(tx驱动器)和一个或多个接收缓冲器(rx缓冲器)。为了灵活地接收符合多个i/o标准的数据，i/o电路可以包括可配置端接器网络(term块)。tx驱动器、rx缓冲器和/或term块可以有利地配置在各种fpga上。fpga可以在一个或多个位置采用薄氧化物技术。

图2描绘了在高速数字计算系统中实现的示例性统一低功率双向端口。图示地将高速数字计算系统200分解为各种细节级别。高速数字计算系统200包括服务器205。服务器205包括多个互连的电路板，其中之一是串行器/解串器(serdes)卡210。serdes卡210包括低压核心器件215。核心器件215可以用薄氧化物技术制造。核心器件215包括数据传输器驱动器(tx驱动器)220。tx驱动器220耦合到并且可以将数据传输给一组差分输入/输出引脚(i/o引脚)225。在各种实现中，核心器件215可以在i/o引脚225上接收差分数据。i/o引脚225耦合到接收缓冲器(rx缓冲器)230。rx缓冲器230耦合到电阻性端接器网络(term)235并且在其之前。电阻性端接器网络235可以提供差分和共模端接电阻以例如减轻信号反射损耗，使得rx缓冲器230可以以相当高的数据完整性来接收各种高速信号。当耦合到例如各种ic上的单组引脚或凸块时，tx驱动器220、rx缓冲器230和电阻性端接器网络235可以形成统一双向端口。

图3描绘了示例性统一双向端口的框图。在所描绘的示例中，统一双向端口300包括正i/o引脚305和负i/o引脚310。引脚305和310是差分端口315的接口。差分端口315耦合到静电放电(esd)保护电路320。esd保护电路320可以实质上减轻esd对差分端口315和所有下游电路的破坏作用。esd保护电路320可以由保护二极管(例如，超快整流器、信号二极管、齐纳二极管、金属氧化物压敏电阻(mov))形成。差分端口315耦合到具有n个选择性地启用的并行切片的电压模式tx驱动器电路325、具有m个选择性地启用的并行切片的rx缓冲电路330、以及电阻性端接器网络(term)335。tx驱动器电路325的每个切片的输出阻抗可以由具有p个选择性地启用的并行切片的阻抗控制回路电路340可编程。

在一些实施例中，p可以等于1并且n可以大于p(例如，p可以例如高达至少大约128个切片)，使得单个阻抗控制回路电路340可操作地耦合到tx驱动器电路325的p个选择性地启用的切片，tx驱动器电路325的每个切片可以被配置为响应于来自阻抗控制回路电路340的控制信号而调节输出阻抗。

在一些实施例中，p可以等于n，使得阻抗控制回路电路340的每个选择性地启用的切片可操作地耦合到tx驱动器电路325的选择性地启用的切片中的至少一个对应切片。因此，tx驱动器电路325的每个切片可以被配置为响应于从阻抗控制回路电路340提供的控制信号而独立地调节输出阻抗。

如图所示，差分端口315耦合到示例性外部负载阻抗网络。负载阻抗网络包括与电容器c1和电容器c2串联的负载电阻器rl，并且可以被认为是在传输模式下由tx驱动器电路325驱动的负载电路的电模型表示，或者rx缓冲电路330可以在接收模式下从其接收传入信号。

例如，参考图4描述可以适合于某些实施例的电阻性端接器网络335的示例。例如，参考图5描述可以适合于某些实施例的rx缓冲电路330的示例。例如，参考图6a-6b描述可以适合于一些实施例的tx驱动器电路325的示例。例如，参考图7描述可以适合于一些实施例的阻抗控制回路电路340的示例。

rx缓冲电路330、tx驱动器电路325和阻抗控制回路电路340被描绘为具有一个或多个并行切片。如图所示，tx驱动器电路325可以包括n个独立启用的并行切片，rx缓冲电路330可以包括m个独立启用的并行切片，阻抗控制回路电路340可以包括多达p个独立启用的并行切片。这些电路330、325和340内的各种组件可以通过启用或禁用一个或多个切片上的组件来调节以定制、校准和/或实质上增加各种电路电参数的精度和/或容量。例如，tx驱动器电路325的输出阻抗可以通过启用或禁用并行切片来调节，这可以提高精度和/或优化目标端接电阻的值，以基本匹配例如电路的传输线阻抗，rx缓冲电路330可操作地连接到该电路并且从该电路接收传入信号。一些实施例可以有利地促进对tx驱动器电路325的期望数目的切片的选择，以实现期望的电性能特性，例如，以使阻抗失配最小化，减少反射损耗，从而增强带宽和信号完整性。

为了帮助解释如参考图4-7描述的部件的关系，连接以下端子：i/o引脚305、310耦合到tx驱动器电路325的端子p1、p2、rx缓冲电路330的端子p5、p6、以及电阻性端接器网络(term)335的端子p9、p10。此外，tx驱动器电路325的端子p3、p4耦合到阻抗控制回路电路340的端子p7、p8。

图4描绘了示例性电阻性端接器网络。电阻性端接器网络400包括rx模式开关405。rx模式开关405包括开关sw4。开关sw4在第一端子上耦合到电阻器r7的第二端子。电阻器r7的第一端子耦合到负i/o端子p9。如图3所示，电阻性端接器网络335包括与负i/o端子p9的示例性连接。在说明性示例中，r6和r7的电阻每个可以为50欧姆，其可以有利地组合以形成100欧姆的差分电阻。

rx模式开关405包括开关sw5。开关sw5在第一端子上耦合到电阻器r6的第二端子。电阻器r6的第一端子耦合到正i/o端子p10。如图3所示，电阻性端接器网络335包括与正i/o端子p10的示例性连接。

开关sw4的第二端子耦合到开关sw5的第二端子。开关sw4和开关sw5的该结形成共模节点vcm410。共模节点vcm410耦合到电阻分压器415，该电阻分压器415由在上部支路上的可变电阻器r8和在下部支路上的可变电阻器r9形成。共模节点vcm410耦合到可变电阻器r8的第二端子和可变电阻器r9的第一端子。可变电阻器r8在第一端子上耦合到电源电压v。

在一些示例中，电源电压v可以是avcc，或者是基本等于适合于所部署的电路应用的共模电压的预定电压。参考图6a，在一些实施例中，作为示例而非限制，可以使用单位增益缓冲级或非反相增益级来导出作为vrefp的函数的电源电压v。在一些示例中，电源电压v可以是可编程的，这可以有利地为用户提供对vcm410的偏置电压的选择的可调节控制。

可变电阻器r9在第二端子上耦合到电路参考(例如，接地)。共模反射损耗开关(cmrl开关)sw3在第二端子上耦合到共模节点vcm410，并且在第一端子上耦合到电源电压v。

以接收模式操作的rx模式开关405闭合，以闭合开关sw4和sw5二者，这将两个差分端接电阻器r6和r7跨接在电阻性端接器网络400的端子p9和p10上。在各种应用中，差分端接电阻器r6和r7可以被选择以实质上减轻信号反射。电阻性端接器网络400可以选择性地确定跨端子p9和p10而施加的差分信号在共模节点vcm410上的共模电压。当cmrl开关sw3被激活(例如，闭合)时，共模电压vcm可以由电源电压v确定。当cmrl开关sw3被停用(例如，断开)时，共模电压vcm可以由低电阻电阻分压器415确定，该低电阻电阻分压器415由在电源电压v与电路参考之间的可变电阻器r8和r9形成。由可变电阻器r8和r9形成的电阻分压器415可以有利地改善用于rx缓冲电路(例如，rx缓冲电路330)的共模回波损耗。

在传输模式下，rx模式开关405断开，以断开两个开关sw4和sw5，这断开了两个差分端接电阻器r6和r7跨电阻性端接器网络400的端子p9和p10的路径。rx模式开关405的断开可以有利地将整个电阻性端接器网络400与差分端口(例如，差分端口315)断开。在传输模式下，开关sw3与差分端口断开，因为开关sw4和sw5断开。在传输模式下，sw3的状态不影响功能。在传输模式下，开关sw3可以断开或闭合。在一些实现中，在传输模式下断开sw3可以有利地减小从电源v汲取的电流。

图5描绘了示例性rx缓冲电路。rx缓冲电路500包括正输入端子p5和负输入端子p6。正输入端子p5和负输入端子p6耦合到运算跨导放大器(ota)505的输入。ota505在输出上耦合到电流模式逻辑(cml)到cmos级510的输入。cml到cmos级510向最终接收器级(例如，锁相环(pll))发出信号。

在一些实现中，rx缓冲电路500可以采用厚氧化物晶体管，而其他电路(诸如tx驱动器电路325)可以采用薄氧化物构造。厚氧化物结构可以有利地提供电压应力以允许与由较高电压源(例如，1.4v)产生的信号兼容。

在一些实现中，rx缓冲电路500可以接收数字信号，该数字信号可以表示例如时钟信号或数据信号。在一些示例中，接收信号可以是差分电压格式，其中呈现给p5和p6的电压电平基本反向相关。在一些实施例中，接收信号可以是单端的，例如，使用输入端子p5或p6中的仅一个进行有源转换，而另一(不活动)输入端子可以在预定电压处或附近基本静态(例如，0、avcc/2、avcc、外部提供的干线电压)。在一些实现中，接收信号可以是诸如来自传感器的模拟格式(例如，线性或非线性输出、警报输出)，其中接收信号可以例如由ota505缓冲并且由模拟信号处理电路(例如，滤波器)处理并且例如由限幅电路(未示出)采样并且转换为数字格式。

图6a描绘了示例性tx驱动器电路。tx驱动器电路600a可以被配置用于电压模式逻辑。例如，与电流模式逻辑(cml)相比，电压模式逻辑的实现可以实现50％或更多的功耗降低。在图6a中，所描绘的实施例是示例性tx驱动器电路的单个选择性地启用的切片的代表性实施例，诸如图3的tx驱动器电路325的n个并行切片之一。在该示例中，tx驱动器电路600a包括在同相输入上耦合到模拟控制信号vp的运算放大器u3。模拟控制信号vp可以可操作以设置tx驱动器电路600a的输出的电压摆幅的上限。运算放大器u3在输出上耦合到n沟道晶体管q3的栅极。晶体管q3以缓冲单位跟随器配置在输出源极上耦合到运算放大器u3上的反相输入，以便调节晶体管q3的源极处的电压vrefp。在正常操作中，vrefp跟踪vp的电压。晶体管q3在输入漏极上耦合到电源电压v。晶体管q3在输出源极上耦合到电阻器r3的第一端子。电阻器r3在第二端子上耦合到tx模式开关sw1的输入。tx模式开关sw1在输出上耦合到电路参考节点。

模拟控制信号vp与运算放大器u3、晶体管q3、电阻器r3和tx模式开关sw1结合可以形成可编程电压调节器。可编程电压调节器可以在晶体管q3的输出源极上产生和调节可编程参考电源电压vrefp。vrefp可以被调节为基本匹配vp的可编程参考电压。vp可以被生成为任何期望电压以在tx驱动器电路的输出处建立上限。

tx驱动器电路600a还包括第一输出驱动器电路和第二输出驱动器电路，第一输出驱动器电路和第二输出驱动器电路分别由第一可编程预驱动器电路和第二可编程预驱动器电路驱动。第一和第二输出驱动器电路并联连接在建立电压摆幅的上限的节点615(vf1)与建立电压摆幅的下限的节点620(vf2)之间。

第一和第二输出驱动器电路在高压侧通过第一可编程电阻电路连接到vrefp。在tx操作模式下，第一和第二输出驱动器电路在低压侧通过第二可编程电阻电路连接到电路参考(例如，接地参考)。第一和第二可编程电阻电路每个可以形成可编程电阻器，该可编程电阻器的电阻值响应于分别来自阻抗控制回路的对应切片(诸如图3的阻抗控制回路电路340的n个切片之一，其示例参考图7更详细地描述)的阻抗控制回路信号p3、p4。

第一可编程电阻电路包括并联连接在q1的漏极与源极之间的p沟道晶体管q1和电阻器r1。晶体管q1在其源极上耦合到vrefp，并且在其漏极上耦合到节点615(vf1)。晶体管q1的栅极输入耦合到输入端子p3。第二可编程电阻电路包括并联连接在q2的漏极与源极之间的n沟道晶体管q2和电阻器r2。晶体管q2在其源极上(在该示例中，通过模式响应开关sw2)耦合到电路参考电势，并且在其漏极上耦合到节点620(vf2)。晶体管q2的栅极输入耦合到输入端子p4。

第一输出驱动器电路可操作地耦合以经由串联电阻器r4向第一输出端子p1输出驱动信号。电阻器r4耦合在p1与连接到p沟道晶体管q4的漏极输出和n沟道晶体管q5的漏极输出的输出节点之间。q4的源极连接到节点615vf1，并且q5的源极连接到节点620vf2。

第二输出驱动器电路可操作地耦合以经由串联电阻器r5向第二输出端子p2输出驱动信号。电阻器r5耦合在p2与连接到p沟道晶体管q6的漏极输出和n沟道晶体管q7的漏极输出的输出节点之间。q6的源极连接到节点615vf1，并且q7的源极连接到节点620vf2。

第一可编程预驱动器电路和第二可编程预驱动器电路每个可以以接收(rx)模式可操作，以向相应输出驱动器电路中的每个晶体管的控制端子(栅极)施加保护性偏置电压，以保护输出驱动器电路免受可能由驱动电压高于tx驱动器电路600a的安全操作规范的接收信号施加的电压应力的影响。在传输(tx)模式下，可编程预驱动器电路也可以在逐切片的基础上被选择性地启用。启用的切片被配置为将数据(din、dinb)信号通过可编程预驱动器电路传递到相应输出驱动器电路，以作为输出信号进行传输。未选择性地启用的切片被配置为阻止数据(din、dinb)信号通过可编程预驱动器电路到达相应输出驱动器电路。例如，未选择的tx切片可以在高阻抗状态下待命。

在所描绘的示例中，第一可编程预驱动器电路包括nand门u4和nor门u5。nand门u4可操作地耦合q4的栅极。nor门u5可操作地耦合q5的栅极。u4生成作为切片选择启用(en)信号和数据(din)信号的nand函数的栅极控制信号605。u5生成作为切片选择启用(enb)信号和数据(din)信号的补码的nor函数的栅极控制信号610。

第二可编程预驱动器电路包括nand门u6和nor门u7。nand门u6可操作地耦合q6的栅极。nor门u7可操作地耦合q7的栅极。u6生成作为切片选择启用(en)信号和数据(dinb)信号的补码的nand函数的栅极控制信号。u7生成作为切片选择启用(enb)信号的补码和数据(dinb)信号的补码的nor函数的栅极控制信号。

晶体管q2的源极输出耦合到tx模式开关sw2的输入。tx模式开关sw2耦合在第二可编程电阻电路与参考电压节点之间。在tx模式下，sw1、sw2都可以闭合，这可以为由tx驱动器电路600a输出到r4和r5上的电压摆幅的上限(vrefp)和下限(电压参考节点或电路“接地”参考电势)中的每个建立稳定的电压电平。在一些实现中，例如，如果切片被选择性地启用以用于din的传输，则sw1、sw2在tx模式期间都可以闭合；然而，一些示例可以被配置为针对未被选择性地启用(例如，处于高阻抗状态)的切片在tx模式期间保持sw1、sw2断开。例如，仅闭合选择性地启用的切片上的sw1、sw2可以有利地减小杂散电容。

在rx模式操作期间，控制器(未示出)可以断开sw1、sw2，这导致tx驱动器晶体管q4、q5、q6和q7的源极浮置。例如，这可以防止电流在rx模式操作期间回流通过tx驱动器电路，并且可以防止可能超过薄氧化物tx驱动器电路的工作电压(例如，0.8v，核心电压)的与传入的接收信号相关联的应力。

在传输模式下，在开关sw1和sw2闭合的情况下，tx驱动器的输出摆幅(例如，tx驱动器电路600a的第一输出端子p1与第二输出端子p2之间的电压摆幅)可以通过模拟控制电压vp来控制。模拟控制电压vp可以由各种处理器控制。例如，模拟控制电压vp可以由处理器和fpga架构中的数模转换器(dac)来控制。在一些实现中，模拟控制电压vp可以由例如硬连线到ic的模拟输入电压来控制。在各种实现中，模拟控制电压vp可以例如以各种硬件描述语言(hdl)来编程。输出电压摆幅可以是可编程的，从而产生约100mv、200mv、300mv、400mv、500mv、600mv、700mv、800mv、900mv或高达约1000mv或更高的峰-峰输出电压。

在一些示例中，可编程参考电源电压vrefp可以提供形成tx驱动器电路600a的输出摆幅的电路。因此，tx驱动器电路600a的输出摆幅可以是可编程的。例如，可编程参考电源电压vrefp可以通过调节模拟控制电压vp来以编程方式调节。在各种实现中，可编程参考电源电压vrefp可以通过静态地分流tx驱动器电路600a的一些切片来调节，这可实现可编程摆幅。在说明性示例中，可以作为tx驱动器电路600a的输出电压摆幅的基础的vp可以通过从可编程参考电源电压vrefp与地之间的分压器中选择抽头来导出。

图6b描绘了具有可编程下限电压摆幅的示例性tx驱动器电路。在所描绘的示例中，tx驱动器电路600b的单个切片与图6a的tx驱动器电路600a不同，其中在q2、r2的第二可编程电阻电路与参考电势节点(例如，电路接地)之间进行了修改以包括可编程电压调节器650。所描绘的实施例的修改被配置为生成用户可编程电压vrefn，该电压例如可以在tx模式操作期间为电压摆幅提供可编程下限。

可编程电压调节器650包括运算放大器655和p沟道晶体管660。和与tx模式开关sw2串联的电阻器665相结合，可编程电压调节器可以响应于跟踪模拟控制信号vn。可编程电压调节器650可以在晶体管660的输出源极上产生和调节可编程参考电压电源vrefn。vrefn可以被调节成与可编程参考电压vn基本匹配。vn可以被生成(例如，利用多路复用器、数模转换器)为任何期望电压，以在tx驱动器电路的输出处建立电压摆幅的下限。

参考参考图6a-6b描述的实施例，各种实施例可以被配置为针对由例如由可能超过tx驱动器电路325的安全操作裕度的源所生成的传入信号所引起的电压应力提供增强的主动保护。在各种实现中，有利地，这样的主动保护可以例如通过积极地保护器件免于暴露于由在双向端口上感应的信号所施加的电压应力而使使用薄氧化物器件的更高速度性能成为可能。在一些实现中，这可以允许例如以0.8v薄氧化物工艺构造的fpga或asic(或其他集成电路类型)直接兼容，以在双向端口中与输出1.5v电压摆幅的更高压设备接口(例如，组合共模和峰值差分电压)。在一些示例中，具有ac耦合的低压信号的差分峰-峰电源摆幅可以高达至少约2.4vpp。

在接收模式下，当开关sw1断开时，q4的源极可以浮置到电压vf1615。当开关sw2断开时，q5的源极可以浮置到电压vf2620。到u4和u5的输入的逻辑信号被设置为预定电平以在栅极控制信号605的u4输出上产生逻辑高vs(例如，vsupply)并且在栅极控制信号610的u5输出上产生逻辑高vs。在各种示例中，vs可以是核心电压vcore，例如大约0.9v。

当输入信号从外部源进入p1时，输入电压可能会出现在由q4的漏极、q5的漏极和电阻器r4的第二端子之间的公共连接形成的公共节点vin625上。电压vs、vf1、vf2和vin跨晶体管q4和q5产生以下差分电压。类似地，这些差分电压可能跨晶体管q6和q7而出现。

vgd(q4)＝vgd(q5)＝vin-vs

vgs(q4)＝vs-vf1

vds(q4)＝vin-vf1

vgs(q5)＝vs-vf2

vds(q5)＝vin-vf2

各种实施例可以实现一个或多个优点。例如，一些实施例可以在各种晶体管端子上实现电压，该电压可以产生可以将器件电压应力维持在安全操作规范内的差分电压，以基本避免或消除各种tx驱动器电路600a的劣化和/或应力。

在说明性示例中，统一双向端口(诸如统一双向端口300(图3))被配置为接收模式，使得开关sw1和sw2断开。由差分端口315(图3)接收信号。该信号可以由rx缓冲电路330(图3)接收。由于tx驱动器电路325(图3)耦合到差分端口315，所以它也经历差分端口315上存在的电压。具体地，差分端口315上的电压存在于p1和p2(图3、6a)处。可以以类似的方式来保护免受出现在p1和p2处的电压应力的影响。例如，参考图6b，p1可以经历来自存在于差分端口315上的信号的1.4v的电压。该1.4v可以存在于公共节点vin625处。电压vf1615和vf2620可以浮置到例如0.8v。对于vs＝0.9v的核心电源电压，跨晶体管q4和q5的差分电压例如可以是：

vgd(q4)＝vgd(q5)＝vin-vs＝1.4v-0.9v＝0.5v

vgs(q4)＝vs-vf1＝0.9v-0.8v＝0.1v

vds(q4)＝vin-vf1＝1.4v-0.8v＝0.6v

vgs(q5)＝vs-vf2＝0.9v-0.8v＝0.1v

vds(q5)＝vin-vf2＝1.4v-0.8v＝0.6v

各种ic制造工艺可以具有电压施加极限。例如，用薄氧化物技术制造的晶体管可能受到超过1v的电压的应力和/或损坏。在所讨论的示例中，跨晶体管而施加的每个电压都小于1v。在一些实施例中，跨晶体管而施加的电压可以是提供给传输驱动器电路(325)中的两个或更多个晶体管中的每个晶体管的控制端子的预定工作电压，其例如但不限于在约0.6v到约1.0v之间，诸如在约0.7v到约0.95v之间，或者在约0.75v到约0.85v之间。

在图6b的所讨论的示例中，可以保护晶体管q4和q5在薄氧化物工艺中不受损坏。因此，可以保护tx驱动器电路325(图3)在rx模式期间免受由于宽电压摆幅而引起的电压应力。宽电压摆幅可能源自例如驱动统一双向端口300(图3)的外部设备。

图7描绘了示例性阻抗控制回路。阻抗控制回路电路700包括由串联连接在vrefp与电路接地之间的电阻器rs1-rs12组成的梯形电阻器。在一些实施例中，梯形电阻器可以在vrefp与vrefn之间延伸，其实施例参考图6b进一步描述。电阻器rs1-rs6之间的多个节点之一可以选择性地耦合到上部选择器705。电阻器rs6-rs12之间的多个节点之一可以选择性地耦合到下部选择器710。选择器705、710可以包括独立可选择的开关或例如模拟多路复用器。

上部选择器705的选定输出耦合到运算放大器u1的同相输入。运算放大器u1的输出耦合到p沟道晶体管qr1的栅极，并且经由p7、p3耦合到q1的栅极。qr1可以形成为q1的基本副本，使得通过qr1而建立的电流可以引起q1以类似的线性电阻特性操作。类似地，下部选择器710的选定输出耦合到运算放大器u2的同相输入。运算放大器u2的输出耦合到n沟道晶体管qr2的栅极，并且经由p8、p4耦合到q2的栅极。qr2可以形成为q2的基本副本，使得通过qr2而建立的电流可以引起q2以类似的线性电阻特性操作。通过qr1、qr2的电流可以通过p沟道qr4、电阻器rr4、rcal和rr5以及n沟道晶体管qr7的串联连接来建立。qr4的栅极被示出为绑定到电路接地，并且qr7的栅极被示出为上拉至vrefp。u1的反相输入耦合到rr4、rcal之间的节点，并且u2的反相输入耦合到rcal、rr5之间的节点。在各种实施例中，该电路可以响应于上部选择器705处的选定电压与下部选择器710处的选定电压之间的电压差而操作以建立通过qr1、qr2的电流，其中该电流由跨rcal而施加的该电压差来设置。

阻抗控制回路电路700可以实现“精细调节”阻抗控制。阻抗控制回路电路700采用两个闭合控制回路，运算放大器u1和u2上的每个反相输入处有一个闭合控制回路。闭合控制回路在p7处生成用于控制q1的控制电压(图6a)，并且在p8处生成用于控制q2的控制电压(图6a)。闭合回路控制在p1和p2处进入tx驱动器电路的阻抗(图3、6a)。在各种示例中，进入输入p1和p2的阻抗可以分别表示端接电阻rp和rn。在一些实现中，例如，阻抗控制回路电路700可以调节tx驱动器电路600a的输入阻抗以满足50欧姆的回波损耗规范。在一些实现中，控制处理器可以基于测得的自我诊断性能特性进行操作以选择选择器705、710的位置。

阻抗控制回路电路700可以将控制电压提供给阻抗控制回路电路700上的输出端子p7(图3、7)，以提供给tx驱动器电路325上的输入端子p3(图3、6a)，以经由q1调节tx驱动器电路600a的输出阻抗(图6a)。类似地，阻抗控制回路电路700可以将控制电压提供给阻抗控制回路电路700上的输出端子p8(图3、7)，以提供给tx驱动器325电路上的输入端子p4(图3、6a)，以经由q2调节tx驱动器电路600a的输出阻抗(图6a)。

在一些实现中，上部选择器705可以被配置为使得运算放大器u1的同相输入可以耦合到可编程参考电压vrefp的大约3/4。类似地，下部选择器710可以被配置为使得运算放大器u2的同相输入可以耦合到可编程参考电压vrefp的大约1/4。当rr4和rr5每个被配置为rcal的电阻的1/2时，这种实现可以有利地调节qr1和qr2的电阻，并且可以调节相关联的晶体管q1和q2的电阻(图6a)，使得可以响应于选择器705、710的状态来控制tx驱动器电路600a的输出阻抗(图6a)。

在各种实现中，精度(例如，约1％、0.5％、0.2％或约0.1％的容差)电阻器可以用作用于设置tx驱动器的粗略输出阻抗的参考。在一些示例中，参考电阻器可以在体现双向端口的fpga或asic外部。一些实现可以使用基于外部参考电阻器的查找表来确定要启用多少个切片。选择要启用的多个切片可以提供对可编程电阻器的粗调。在一些实现中，被启用的切片的数目可以变化。例如，被启用的切片的数目可以从52到68不等，以跟踪tx输出电阻特性的工艺相关变化。

图8描绘了用于tx输出驱动器的可编程电阻的粗略和精细控制的示例性过程。在所描绘的示例中，处理流程800提供了用于通过使用处理器执行状态机或指令程序来建立对tx驱动器输出电阻的近似(粗略)调节和然后更精细调节的示例性的自动自校准序列。自动化处理流程800包括确定要启用的tx驱动器电路325的切片的数目，随后是响应于可编程选择电路(诸如选择器705、710)而进行的更精细调节。例如，处理器(诸如微处理器或微控制器)或状态机可以被配置为执行处理流程800的操作。某些操作可以通过检索可以存储在数据存储部中的数据和/或指令(例如，存储器空间位置)来执行。一些操作可以包括将所确定的参数数据值存储在存储器位置(例如，寄存器)中，该存储器位置可以在包含双向端口的ic内部或外部的数据存储器中。

为了建立粗略电阻值，处理流程800在805处开始，其中确定参考电阻器的电阻测量(rref)，该参考电阻器可以位于包含双向端口300的ic外部。在各种实施例中，参考电阻器可以是精密电阻器。在810处，该过程使用rref值从预定查找表中检索以确定在tx驱动器电路325中要启用的切片的数目(e)。查找表可以提供rref值范围到要启用的切片数目的映射，以便实现tx驱动器电路325的粗略或近似输出电阻。在815处，该过程生成适当的选择性启用信号，以引起tx驱动器电路325的e个切片对于传输是活动的。参考图6a-6b中描绘的实施例，所描绘的切片的启用信号是en、enb。

为了将粗略电阻值调节到更精细的公差，处理流程800可以施加控制信号以控制与输出驱动器晶体管(例如，图6a的q1-q4)串联的元件的电阻。在说明性示例中，可以通过经由q1、q2的相应栅极(图6a-6b)控制第一和第二可编程电阻电路来进行微调调节。这些微调控制信号可以例如由图7的阻抗控制回路电路700生成。一种用于调节e个选择性地启用的tx驱动器电路325的电阻的自动过程包括在820a处接收上部可变电阻器的第一选择器输入rupper。最初，第一选择器输入(例如，上部选择器705)可以被设置为预定默认值(例如，rs1、rs2之间的节点)。并行地，一种用于调节e个选择性地启用的tx驱动器电路325的电阻的自动过程还包括在820b处接收下部可变电阻器的第二选择器输入rlower。最初，第二选择器输入(例如，下部选择器710)可以被设置为预定默认值(例如，rs11、rs12之间的节点)。

在820a处接收到第一选择器输入后，825a确定反射性能是否在规定范围内。如果是，则在850处将rupper值存储在数据存储部中。如果否，则在830a处确定rupper是否需要增加。如果rupper需要增加，则在835a处采取动作以降低选择器输入(例如，降低到梯形电阻器rs1-rs5中的较低电势节点)，然后控制返回到820a。如果rupper需要减小，则在840a处采取动作以升高选择器输入(例如，升高到梯形电阻器rs7-rs12中的较高电势节点)，然后控制返回到820a。

在820b处接收到第二选择器输入后，825b确定反射性能是否在规定范围内。如果是，则在850处将rlower值存储在数据存储器中。如果否，则在830b处确定rlower是否需要增加。如果rlower需要增加，则在835b处采取动作以降低选择器输入(例如，降低到梯形电阻器rs1-rs5中的较低电势节点)，然后控制返回到820b。如果rlower需要减小，则在840b处采取动作以升高选择器输入(例如，升高到梯形电阻器rs7-rs12中的较高电势节点)，然后控制返回到820b。

在一些实施例中，关于825a、825b处的性能的决定可以包括例如基于测试周期内的误码率间接地评估性能。迭代调节可以用于确定例如降低还是升高(例如，835a、840a)使反射性能以及因此使误码率变得更好或更差。

图9描绘了双向端口控制方法的示例性流程图。用于根据各种实施例来配置双向端口300以在传输模式或接收模式下操作的双向端口控制方法900。方法900在判定框905处开始。在判定框905处，方法900确定模式。如果模式是“接收”，则方法900继续进行到处理框910。在处理框910处，方法900断开开关sw1和sw2。该方法继续进行到处理框915。在处理框915处，方法900闭合开关sw3、sw4和sw5。方法900继续进行到920。在920处，方法900设置en＝0，这设置enb＝1。该方法继续进行到925。在925处，方法900设置din＝0，这设置dinb＝1。该方法继续进行到930。在930处，过程900接收数据。

如果在905处，模式是“传输”，则方法900继续进行到935。在935处，方法900闭合开关sw1和sw2。该方法继续进行到940。在940处，方法900断开开关sw3、sw4和sw5。方法900继续进行到945。在945处，方法900设置en＝1，这设置enb＝0。方法900继续进行到950。在950处，方法900将数据施加到din，后者将补充数据施加到dinb。该方法继续进行到955。在955处，过程900传输数据。

尽管已经参考附图描述了各种实施例，但是其他实施例也是可能的。例如，一些实施例可以在多个切片中被并行化。可以启用和禁用切片以调节各种参数。在具有以tx模式操作的双向端口的fpga架构中，一些实施例可以提供可编程电压摆幅，该电压摆幅可以例如在操作中动态地设置或者由用户设置。电压摆幅可以根据其所在的电路的驱动和阻抗特性来调节，例如，使其与电压的接口规格相对应。在某些实施例中，标识算法可以接收足以标识与现场确定的电路配置的兼容性所需要的电气特性的信息。这样，可以访问潜在电压摆幅和输出阻抗特性的预编程阵列，以利用在现场部署时可能发生的各种潜在实现来优化接口。类似地，可以根据预定标准在现场配置rx电气特性，以匹配在现场操作中可能遇到的电气特性。

在一些实施例中，可以针对电压摆幅、输出阻抗和/或输入/共模特性对静态设置进行编码。在一些实施例中，可以将静态配置设置实现为fpga的编程结构中的硬件配置。对于采用数据存储介质的实现，可以将静态设置加载到例如存储器寄存器中的配置文件中，在加电时取回静态设置，并且应用静态设置以配置硬件。

各种实施例可以用于接收数据信号和/或时钟信号。外部信号可以ac耦合到双向端口，例如通过串联电容器。在操作中，一些实施例可以被配置为接收和/或传输差分信号。一些差分信号可以呈现共模偏移，该共模偏移可以通过在端接电路中施加共模电压而得到基本补偿。

一些实施例可以在单端信号下操作。单端输入可以消除端口之一，诸如参考图3描述的引脚305、310。

实施例的一些方面可以被实现为计算机系统。例如，各种实现可以包括数字和/或模拟电路系统、计算机硬件、固件、软件或其组合。装置元件可以在有形地体现在信息载体中(例如，在机器可读存储设备中)以由可编程处理器执行的计算机程序产品中实现；并且方法可以通过可编程处理器执行指令程序以通过对输入数据进行操作并且生成输出来执行各种实施例的功能来执行。一些实施例可以有利地在可以在可编程系统上执行的一个或多个计算机程序中实现，该可编程系统包括至少一个可编程处理器，该至少一个可编程处理器被耦合以从数据存储系统、至少一个输入设备和/或至少一个输出设备接收数据和指令以及向其传输数据和指令。计算机程序是可以在计算机中直接或间接使用以执行特定活动或带来特定结果的一组指令。计算机程序可以以任何形式的编程语言(包括编译或解释语言)编写，并且可以以任何形式部署，包括作为独立程序或者作为模块、组件、子例程、或适合于在计算环境中使用的其他单元。

作为示例而非限制，用于指令程序的执行的合适的处理器包括通用微处理器和专用微处理器两者，可以包括单个处理器或任何种类计算机的多个处理器之一。通常，处理器将从只读存储器或随机存取存储器或这两者接收指令和数据。计算机的基本元件是用于执行指令的处理器以及用于存储指令和数据的一个或多个存储器。适合于有形地体现计算机程序指令和数据的存储设备包括所有形式的非易失性存储器，例如包括半导体存储设备，诸如eprom、eeprom和闪存设备；磁盘，诸如内部硬盘和可移动磁盘；磁光盘；以及cd-rom和dvd-rom磁盘。处理器和存储器可以由asic(专用集成电路)补充或并入其中。在一些实施例中，例如，处理器和构件可以由诸如fpga等硬件可编程设备补充或并入其中。

在一些实现中，每个系统可以被编程有相同或相似的信息和/或用存储在易失性和/或非易失性存储器中的基本相同的信息被初始化。例如，一个数据接口可以被配置为在耦合到诸如台式计算机或服务器等适当主机设备时执行自动配置、自动下载和/或自动更新功能。

在各种实施例中，计算机系统可以包括非暂态存储器。存储器可以连接到一个或多个处理器，该处理器可以被配置为对数据和计算机可读指令(包括处理器可执行程序指令)进行编码。数据和计算机可读指令可以由一个或多个处理器访问。当由一个或多个处理器执行时，处理器可执行程序指令可以引起一个或多个处理器执行各种操作。

在各种实施例中，计算机系统可以包括物联网(iot)设备。iot设备可以包括嵌入有电子、软件、传感器、执行器和网络连接的对象，这些电子、软件、传感器、执行器和网络连接使得这些对象能够收集和交换数据。通过通过与另一设备接口来发送数据，iot设备可以与有线或无线设备一起使用。iot设备可以收集有用的数据，然后使数据在其他设备之间自主流动。

在一些实现中，一对电节点被配置为双向地从传输驱动器电路(325)向一对端子(305、310)传送差分电信号并且从该对端子(305、310)向接收器缓冲电路(330)传送差分电信号。

一些实施例可以在例如tx驱动器电路中结合薄栅极电介质构造。在某些实现中，薄栅极电介质可以包括氧化物作为电介质。作为示例而非限制，薄栅极电介质可以包括其他电介质材料，诸如sin(氮化硅)。

已经描述了很多实现。然而，应当理解，可以进行各种修改。例如，如果以不同顺序执行所公开的技术的步骤，或者如果以不同方式组合所公开的系统的组件，或者如果用其他组件补充这些组件，则可以实现有利的结果。因此，其他实现在所附权利要求的范围内。