一种基于矩阵扩展和斐波那契数列的RC-LDPC码构造方法与流程

本发明属于信号处理领域，涉及信道编码中ldpc码的构造方法。该方法主要是基于矩阵扩展与斐波那契数列(fibonaccisequence,fs)进行低计算复杂度rc-ldpc码构造。

背景技术：

通信系统设计的目的在于能够保证信息有效可靠地传输，但传输过程中存在噪声等干扰。信道编码技术通过增加冗余信息来提高码字的纠错和检错能力，是通信系统中至关重要的一环。低密度奇偶校验(low-densityparity-paritycheck,ldpc)码是一种信道编码技术，是一种校验矩阵很稀疏的线性分组码，易于进行理论分析和研究，它构造灵活，性能十分逼近香农限，译码简单，适合于硬件实现，被认为是迄今为止纠错性能最好的码。由于信道的时变性，只采用一种固定的码率进行传输是不可取的，码率兼容低密度奇偶校验(rate-compatiblelow-densityparity-check,rc-ldpc)码让高码率码字嵌套在低码率码字中，可以根据估计的信道状态调整发送码字的码率，信道质量好时采用高码率传输码字，信道质量差时采用低码率传输码字，而且可以只使用一套编译码器，既可以节约资源，又能提高信息传输速率。所以成为了学者们的研究热点。

ldpc码构造方法大致分为随机构造和结构化构造，虽然随机构造的ldpc码纠错性能较好且码长码率能灵活选择，但是由于其校验矩阵和生成矩阵没有确定的形式导致编译码复杂度极高，硬件实现困难，对于实际应用的通信系统，尤其是硬件资源有限的卫星通信系统而言并不适用。所以有大量的学者致力于研究出纠错性能好而且编译码复杂度低的ldpc码。

本发明提出了一种基于矩阵扩展和斐波那契数列的低计算复杂度rc-ldpc码构造方案。在该方法中，首先利用具有特殊性质的斐波那契数列构造母码矩阵h0和扩展方阵hext的循环移位系数矩阵，再通过循环扩展得到这两个校验矩阵，最后与由单位矩阵和零矩阵组合的稀疏矩阵hs以及零比特相结合得到最终的校验矩阵。该方案不仅构造简单、编译码复杂度低还能通过设置相应的参数调整码字的码长和码率。仿真结果表明，该方案构造的f-rc-ldpc码的纠错性能优于同码长码率的利用渐进边增长(progressiveedgegrowth，peg)算法构造的peg-ldpc(3510,2340)码、文献[1]“袁建国,郑德猛,蹇红.一种利用大衍数列构造多码率原模图qc-ldpc码的方法[j].半导体光电,2018,197(3):88-92.”中的p-dy-qc-ldpc(3510,2340)码、文献[2]“黄胜,庞晓磊,贾雪婷,等.基于卢卡斯数列的大围长qc-ldpc码构造方法[j].电子科技大学学报,2016,45(2):174-178,184.”中的ls-qc-ldpc(4680,2340)码和文献[3]“zhangy,yangff.theperformanceanalysisofqc-ldpccodesconstructedbydayansequenceforcodedcooperativerelay[c]//ieeecomputers,communicationsanditapplicationsconf,2014:84-88.”中的dy-qc-ldpc(4680,2340)码。

技术实现要素：

有鉴于此，本发明的目的在于提供一种基于矩阵扩展和斐波那契数列(fibonaccisequence,fs)的低复杂度rc-ldpc码构造方法，通过斐波那契数列设计母码矩阵和扩展方阵的移位矩阵以此得到两个模块矩阵。其中移位矩阵p0和pext中循环移位系数是通过简单的代数表达式描述，无需计算机搜索即可完全消除4环，从而降低算法复杂度。该方案不仅构造简单，还能通过设置相应的参数调整码字的码长和码率。因而该方案能满足通信系统对纠错性能好和计算复杂度低的需求。

为达到上述目的，本发明提供如下技术方案：

基于矩阵扩展的rc-ldpc码校验矩阵结构分为四个部分：左上角是一个高码率矩阵hi-1，h0为m0×n0的母码矩阵，右上角为了保持母码的特性用零比特填充，左下角是一个稀疏矩阵hs，右下角是一个m×m的扩展方阵hext。可构造的码率为ri＝(n0-m0)/(n0+i×m)，其中i＝0,1,2,3,…，h0和hext利用斐波那契数列构造，hs由单位矩阵和零矩阵组合得到。

1.构造母码矩阵h0和扩展方阵hext，由斐波那契数列构造其移位矩阵p0和pext，用斐波那契数列f(n)构造母码矩阵h0和扩展方阵hext的移位矩阵，矩阵p0第一行元素为0，其余第i行第j列的元素可表示为f(2i+j)+j，矩阵pext处在第i行第j列的元素可表示为f(i+2j)，这样构造出来的矩阵每行和每列元素均是递增的，确保不会出现4环。用零矩阵、单位矩阵和循环置换矩阵替换对应的元素可得到矩阵h0和hext。

2.构造稀疏矩阵hs。hs具有固定的结构，由行数为m的两个单位矩阵和零矩阵横向组合得到，第一次进行扩展时，两个单位矩阵并排在首位，第二次及之后扩展时，两个单位矩阵间隔n0-3m呈现斜对角线排列，其余位置用零矩阵补充。

3.构造好h0、hext和hs之后，按照左上，右下，左下的格式进行组合，右上用零比特填充，最终可得rc-ldpc码的校验矩阵。

最后，在相同的仿真环境下，将本专利所提出的码型构造方案与其他码型构造方案进行仿真对比分析。

本发明的有益效果在于：提出了一种基于矩阵扩展和斐波那契数列的低计算复杂度rc-ldpc码构造方案。rc-ldpc码校验矩阵结构分为四个部分，母码矩阵h0、扩展方阵hext、稀疏矩阵hs和零比特，在该方法中，充分利用了具有特殊性质的斐波那契数列构造循环移位系数矩阵，成功避免了4环的形成，从而构造出围长为6的h0和hext，再通过组合单位矩阵和零矩阵构造出稀疏矩阵hs，且稀疏矩阵呈错位排列的固定结构巧妙的避免了四环，最后将其组合得到围长为6的rc-ldpc码校验矩阵。就存储方面而言，本发明构造的rc-ldpc码采用了准循环构造法，对于母码矩阵h0和扩展方阵hext，只需存储扩展因子和数列的前两个元素，其余元素可用简单的四则运算得到，另外稀疏矩阵中只需存储第一次扩展时单位矩阵的位置即可，其余位置可通过简单的加法运算得到，这样就大大降低了存储复杂度，利于硬件实现。就纠错性能方面而言，通过巧妙的设计移位矩阵和排列单位矩阵，让最终构造的rc-ldpc码围长为6，可以在译码时快速收敛，表现出良好的纠错性能。在同样的仿真环境下，本发明基于矩阵扩展和斐波那契数列构造的f-rc-ldpc码的纠错性能优于同码长码率的利用渐进边增长算法构造的peg-ldpc(3510,2340)码、利用大衍数列和原模图构造的多码率p-dy-qc-ldpc(3510,2340)码、直接利用大衍数列构造的dy-qc-ldpc(4680,2340)码以及利用卢卡斯数列构造的大围长ls-qc-ldpc(4680,2340)码。综上所述，本发明提供的低计算复杂度的rc-ldpc码构造方法比随机构造码型和其他同样具有准循环特性的码型在所需存储空间、净编码增益等方面均有优势，能更好地满足通信系统的要求。

附图说明

为了使本发明的目的、技术方案和有益效果更加清楚，本发明提供如下附图进行说明：

图1为本发明方法的技术路线图；

图2为校验矩阵图

图3为基于本发明构造的码率集合为{2/3,3/5,6/11,1/2,6/13}的f-rc-ldpc码仿真分析图。

图4为基于本发明构造的码率为0.67的f-rc-ldpc(3510,2340)码与其他码的性能仿真对比图。

图5为基于本发明构造的码率为0.5的f-rc-ldpc(4680,2340)码与其他码的性能仿真对比图。

具体实施方式

下面将结合附图，对本发明的优选实施例进行详细的描述。

1.结合附图1说明，基于矩阵扩展的rc-ldpc码校验矩阵结构形式hi可表示为：

rc-ldpc码分为四个部分，等式右边的hi-1为上一次扩展得到的校验矩阵，h0则表示母码矩阵，大小为m0×n0，为了保持母码的特性，矩阵中的右上部分为零，保持信息位长度不变，在母码的基础上，每次扩展都添加m行和m列，hs是每次扩展时添加的一个稀疏矩阵，在这个矩阵中要确保每行至少有一个校验信息，以便建立母码和新校验位之间的依赖关系，hext是一个大小为m×m的扩展方阵。

2.结合附图1说明，根据式(1)，给出h0和hext的构造方法：

斐波那契数列是一个整数序列，每一个数可定义为前两项之和，最初的两个斐波那契数为f(0)＝1，f(1)＝1。所以斐波那契数列可表示如下：

利用斐波那契数列f(n)构造移位矩阵p0和pext，构造的矩阵如式(3)和式(4)。

其中，矩阵p0的第一行元素为0，其余处在第i行第j列的元素可表示为f(2i+j)+j，矩阵pext处在第i行第j列的元素可表示为f(i+2j)，这样构造的p0和pext中的每行和每列元素均是递增序列。得到移位矩阵之后对其进行扩展，p0和pext为扩展因子，为了保证扩展之后的校验矩阵不存在4环，需设定p0≥f(2i+j)+j，pext≥f(i+2j)，然后将移位矩阵p0中的零元素用p0×p0的单位矩阵替换，非零元素用p0×p0的单位矩阵向右循环移位相应位数的循环置换矩阵替换，同理将pext中的零元素用pext×pext的单位矩阵替换，非零元素用pext×pext的单位矩阵向右循环移位相应位数的循环置换矩阵替换。

3.结合附图2说明构造稀疏矩阵hs。hs有m行，将两个m×m的单位矩阵进行特殊排列，其余位置用零元素补全，第一次扩展时两个单位矩阵是并排的，第二次及之后的两个单位矩阵之间存在相同的间隔，且呈斜对角线排列，除了第一次扩展的两个并排单位阵可能会与母码产生四环之外，余下的排列方式可以巧妙的避免四环的产生，设计好母码矩阵便可消除全部四环。

将构造好的母码矩阵、扩展方阵、稀疏矩阵和零比特按照式(1)的方式组合在一起得到最终的rc-ldpc码校验矩阵，高码率部分嵌套在低码率部分之中，经过第i次扩展之后，码字的码率ri可表示如下：

4.结合附图3、附图4以及附图5说明，为了验证本专利所提出的rc-ldpc码构造方案具有优异的纠错性能，进行了matlab仿真分析。仿真环境为加性高斯白噪声(additivewhitegaussiannoise,awgn)信道，采用二进制相移键控(binaryphaseshiftkeying,bpsk)调制，置信传播(beliefpropagation,bp)译码算法，最大迭代次数取50次。

实施例1：根据提出的构造方法构造(3,9)移位矩阵p0，如式(6)所示：

取p0＝390，用390×390的单位矩阵替换零元素，用390×390的单位矩阵右移相应位数的循环置换矩阵替换非零元素，得信息位长度为2340、码长为3510、码率为2/3的母码，之后进行矩阵扩展，取m＝390，得码率集合为{2/3,3/5,6/11,1/2,6/13}的f-rc-ldpc码。

对码率集合中的码字进行仿真分析，每个码率的码字都具有较好的瀑布区性能且没有明显的错误平层，且随着信噪比(signalnoiseratio,snr)的持续增加，码字仍然具有良好的性能。为了验证f-rc-ldpc码单个码率的码字性能，将码率为0.67的f-rc-ldpc码在相同条件下与同码长同码率的利用渐进边增长算法构造得到的peg-ldpc(3510,2340)码和文献[1]中利用大衍数列及原模图构造的多码率p-dy-qc-ldpc(3510,2340)码进行仿真对比，本文构造的f-rc-ldpc码有更好的瀑布区性能，且当误码率为10^-6时，相较于随机构造方法构造的peg-ldpc(3510,2340)码，净编码增益提升了大约0.03db，相较于使用大衍数列和原模图构造的多码率p-dy-qc-ldpc(3510,2340)码，净编码增益提升了大约0.29db。将码率为0.5的f-rc-ldpc码在相同条件下与同码长同码率的文献[2]中利用卢卡斯数列构造的大围长ls-qc-ldpc(4680,2340)码和文献[3]中直接利用大衍数列构造的dy-qc-ldpc(4680,2340)码进行仿真对比，在误码率为10^-6时，相较于利用卢卡斯数列构造的大围长ls-qc-ldpc(4680,2340)码，净编码增益提升了大约1.73db，相较于直接使用大衍数列构造的dy-qc-ldpc(4680,2340)码，净编码增益提升了大约0.29db。

最后说明的是，以上优选实施例仅用以说明本发明的技术方案而非限制，尽管通过上述优选实施例已经对本发明进行了详细的描述，但本领域技术人员应当理解，可以在形式上和细节上对其作出各种各样的改变，而不偏离本发明权利要求书所限定的范围。