用于高速DAC的自适应相位对准方案的制作方法

用于高速dac的自适应相位对准方案
技术领域
[0001]
当前描述大体上涉及集成电路，且确切地说涉及用于高速数/模转换器(dac)的自适应相位对准方案。


背景技术：

[0002]
对于高速dac，差分同相数据(i)、正交相数据(q)和取样时钟之间的相位对准显著影响dac的定时容限和总体系统的性能，例如符号间干扰(isi)、信噪比(snr)，以及有效位数(enob)降级。稳健的数据和时钟相位对准将有助于改进总体系统性能。


技术实现要素：

[0003]
在一个方面中，本申请提供一种自适应相位控制电路，所述电路包括：一对相位内插器(pi)，其经配置以调整输入时钟脉冲的相位；多路复用器(mux)电路，其经配置以从所述pi接收经相位调整的时钟，且选择所述经相位调整的时钟中的一个；可调整延迟单元，其经配置以基于延迟控制信号调整所述经相位调整的时钟中的被选择的一个经相位调整的时钟的延迟，且产生经延迟调整的信号；相位检测器，其经配置以检测所述经延迟调整的信号的相位；以及数字信号处理器(dsp)，其经配置以产生所述延迟控制信号。
附图说明
[0004]
在所附权利要求书中阐述本发明技术的某些特征。然而，出于阐释的目的，在以下图式中阐述本发明技术的若干实施例。
[0005]
图1示出根据本发明技术的一或多个方面的自适应相位控制方案的实例。
[0006]
图2示出根据本发明技术的一或多个方面的单边沿检测方案的实例。
[0007]
图3示出根据本发明技术的一或多个方面用于自适应相位对准方案的数据和时钟信号的实例。
[0008]
图4示出根据本发明技术的一或多个方面的实例相位检测器块中的偏移促成因素。
[0009]
图5示出根据本发明技术的一或多个方面的非零输入参引偏移的偏移影响的实例。
[0010]
图6示出根据本发明技术的一或多个方面在不同隅角上校准之后的实例dac定时容限。
[0011]
图7示出将双边沿检测方案与本发明技术的单边沿检测方案进行比较的实例模拟结果。
具体实施方式
[0012]
下文阐述的详细描述意图作为对本发明技术的各种配置的描述，且并非意图表示可实践本发明技术的仅有配置。附图并入本文中并且构成详细描述的一部分。详细描述包
含出于提供对本发明技术的透彻理解的目的的具体细节。然而，本发明技术不限于本文中阐述的具体细节且可使用一或多个实施方案来实践。在一或多个例子中，以框图形式展示结构和组件以避免混淆本发明技术的概念。
[0013]
本发明技术针对方法和系统，其包含自适应相位控制块以使例如差分同相时钟(ck2ti_delayed)和正交相时钟(ck2tq_delayed)等经延迟分频时钟对准到主时钟(ck1t)。可由相位内插器和dsp自适应地变化的可调整延迟单元用于控制数据和时钟之间的定时容限。本发明技术的相位块包含两个单独的iq相位内插器、两个虚设多路复用器(mux)、一个iq ck mux、一个可调整延迟单元、相位检测器和数字信号处理器(dsp)。相位检测器的输出发送到dsp以控制相位内插器和可调整延迟单元。本相位检测器在有180度相移(ck1t)和无180度相移(ckb_1t)的情况下使经分频时钟(例如，呈差分同相(ck2ti)和正交相(ck2tq)对准到主时钟的相同边沿，其中经分频时钟的偏斜变化与主时钟周期相当。
[0014]
本相位检测器块包含ck1t/ckb_1t mux、两个电流模式逻辑(cml)取样器、低速比较器和重定时。相位检测器块的输出发送到dsp以控制相位内插器。由相位选择控制位控制的ck1t/ckb_1t mux可嵌入于第一cml取样器中，存在可忽略的功率和速度损失。所提出的技术实现用于高速和低功率应用的严格的定时对准。此外，所提出的技术独立于任何标准或工艺技术。应了解，例如光学、缆线或无线收发器等任何收发器将使用高速dac，且为了稳健性起见执行等化、解调和数字域中的其它信号处理。针对低功率应用使用高速dac的将来产品将得益于本发明技术。
[0015]
现有相位控制回路使经延迟分频时钟(例如，呈差分同相(ck2ti_delayed)和正交相(ck2tq_delayed)对准到主时钟ck1t。可调整延迟单元用于控制数据和时钟之间的定时容限。相位延迟控制回路包含两个单独的iq相位内插器、两个可调整延迟单元、相位检测器和dsp。相位检测器的输出发送到dsp以控制相位内插器。可调整延迟单元的延迟可由可编程电容器、电阻器和电流源控制。现有相位检测器设计使经分频时钟(例如，呈差分同相(ck2ti_delayed)和正交相(ck2tq_delayed)对准到主时钟ck1t的不同边沿(分别为上升沿和下降沿)，即使在极高速度下也如此，其中经分频时钟的偏斜变化与主时钟周期相当。相位检测器包含两个cml取样器、低速比较器和重定时。相位检测器的输出发送到dsp以控制相位内插器。
[0016]
与现有解决方案相比，本发明技术具有若干有利特征。举例来说，本发明技术的延迟由相位内插器(pi)以可忽略的硬件开销自适应地测量，因为再使用pi来检查回路中的可调整延迟的值，且所公开的解决方案相对于工艺、电压和温度变化是稳健的，即使对于具有严格定时容限的高速应用也如此。对于复制拓扑，iq路径共享相同延迟路径，不会从延迟单元和相位检测器产生失配，且所引入的复制失配相比于之前较小。所公开的解决方案极大地简化了相位检测器的设计，因为使用仅一个ck2t路径，其转化为较小设计工作量和芯片面积。此外，在本发明技术的单边沿检测方案中，相位对准对于输入参引相位检测器偏移不敏感，这不同于基于零交叉方案的先前双边沿检测。并且，cml取样器的增益要求极大地放松，且相位对准对后续阶段所产生的偏移不再敏感。此外，仅来自相位mux的偏移是重要的这一事实极大地简化了设计和布局工作量，且实现较低功耗下的较好相位对准，即使对于较高速度应用也如此。
[0017]
图1示出根据本发明技术的一或多个方面的自适应相位控制方案的实例。如图1中
所示，自适应相位控制方案使经延迟分频时钟(例如，呈差分同相(ck_2ti_delayed)和正交相(ck_2tq_delayed)对准到主时钟ck_1t。由pi和dsp自适应地改变的可调整延迟单元用于控制数据和时钟之间的定时容限。相位块包含两个单独的iq相位内插器、两个虚设mux、一个iq ck mux、可调整延迟单元、相位检测器和dsp。相位检测器的输出发送到数字信号处理器以控制相位内插器和可调整延迟单元。
[0018]
图2示出根据本发明技术的一或多个方面的单边沿检测方案的实例。在图2中展示的单边沿检测方案中，相位检测器在有180度相移(ck_1t)和无180度相移(ckb_1t)的情况下使经分频时钟(例如，呈差分同相(ck_2ti)和正交相(ck_2tq)对准到主时钟的相同边沿，其中经分频时钟的偏斜变化与主时钟周期相当。所公开的相位检测器块包含ck_1t/ckb_1t mux、两个cml取样器、低速比较器和重定时器。相位检测器输出的输出发送到数字信号处理器以控制相位内插器。由相位选择控制位控制的ck_1t/ckb_1t mux可嵌入于第一cml取样器中，存在可忽略的功率和速度损失。
[0019]
图3示出根据本发明技术的一或多个方面用于自适应相位对准方案的数据和时钟信号的实例。对于图3中展示的数据和时钟信号，由pi以可忽略的硬件开销自适应地测量延迟，因为再使用pi来检查回路中的可调整延迟的值。数据相对于工艺、电压和温度变化是稳健的，即使对于具有严格定时容限的高速应用也如此。使用如图1中所示的复制拓扑，且iq路径共享相同延迟路径，无来自延迟单元和相位检测器的失配。所引入的复制失配相比于之前较小。相位检测器的设计极大地简化，因为使用仅一个ck2t路径，这产生较小设计工作量和芯片面积。
[0020]
图4示出根据本发明技术的一或多个方面的实例相位检测器块中的偏移促成因素。相位检测器块包含ck1t/ckb_1t mux、两个cml取样器、低速比较器和重定时。相位检测器块的输出发送到dsp以控制相位内插器。由相位选择控制位控制的ck1t/ckb_1t mux可嵌入于第一cml取样器中，存在可忽略的功率和速度损失。
[0021]
图5示出根据本发明技术的一或多个方面的非零输入参引相位检测器(pd)偏移的偏移影响的实例。对于单边沿检测方案，图5指示对准对输入参引相位检测器偏移不敏感，这不同于基于零交叉方案的现有双边沿检测。cml取样器的增益要求极大地放松。相位对准对从后续阶段产生的偏移不敏感。仅来自相位mux的偏移是重要的，这极大地简化设计和布局工作量。实现较低功耗下的较好相位对准，即使对于较高速度应用也如此。
[0022]
图6示出根据本发明技术的一或多个方面在不同隅角上校准之后的实例dac定时容限。图6的dac定时容限展示，对于高速应用，在自适应地延迟控制校准之后，左和右定时容限可涵盖不同隅角。
[0023]
图7示出将双边沿检测方案与本发明技术的单边沿检测方案进行比较的实例模拟结果。图7中展示的模拟结果指示，一个西格玛的ck2ti/q失配对于本发明技术的单边沿检测方案为约0.017ui，这与基于双边沿检测方案的现有解决方案的0.12ui形成对比。此展示通过本发明技术的单边沿检测方案实现的超过七倍的改进。
[0024]
虽然上文的论述主要涉及执行软件的微处理器或多核处理器，但一或多个实施方案由一或多个集成电路(例如，专用集成电路(asic)或现场可编程门阵列(fpga))执行。在一或多个实施方案中，此类集成电路执行存储在电路本身上的指令。
[0025]
所属领域的技术人员将了解，本文所描述的各种说明性块、模块、元件、组件、方法
和算法可实施为电子硬件、计算机软件，或两者的组合。为了说明硬件与软件的这种可互换性，上文已大体就其功能性描述了各种说明性块、模块、元件、组件、方法和算法。此类功能性是实施为硬件还是软件取决于特定应用以及强加于整个系统的设计约束。熟练的技术人员可针对每一特定应用以不同方式实施所描述的功能性。各种组件和块可以不同方式布置(例如，以不同次序布置，或以不同方式分割)，均不脱离本发明技术的范围。
[0026]
应理解，所公开过程中的框的任何特定次序或层级是实例方法的说明。基于设计偏好，应理解，过程中的框的特定次序或层级可重新布置，且执行所有所示出的框。框中的任一个可同时执行。在一或多个实施方案中，多任务处理和并行处理可能是有利的。此外，上文所描述的实施例中的各种系统组件的分离不应被理解为在所有实施例中要求此类分离，且应理解，所描述的程序组件及系统一般可一起集成在单个软件产品中或封装到多个软件产品中。
[0027]
如本申请的说明书以及任何权利要求中所使用，术语“基站”、“接收器”、“计算机”、“服务器”、“处理器”以及“存储器”全部指代电子或其它技术装置。这些术语排除人或人的群组。出于本说明书的目的，术语“显示器”或“显示”表示在电子装置上显示。
[0028]
如本文中所使用，在一系列项目之前的短语“中的至少一个”(术语“和”或者“或”分隔项目中的任一个)整体地修改列表，而非列表的每一成员(即，每一项目)。短语“中的至少一个”不需要选择所列每一个项目中的至少一个；实际上，该短语提供包含项目中的任一个中的至少一个和/或任何项目组合中的至少一个和/或项目中的每一个中的至少一个的含义。举例来说，短语“a、b和c中的至少一个”或“a、b或c中的至少一个”各自是指仅a、仅b或仅c；a、b和c的任何组合；和/或a、b和c中的每一个中的至少一个。
[0029]
断言词“经配置以”、“可操作以”和“经编程以”不暗示主题的任何特定有形或无形修改，而是既定可互换使用。在一或多个实施方案中，经配置以监视及控制操作或组件的处理器还可表示经编程以监视及控制操作的处理器，或可操作以监视及控制操作的处理器。同样地，经配置以执行代码的处理器可理解为经编程以执行代码或可操作以执行代码的处理器。
[0030]
例如“方面”等短语不暗示此类方面对于本发明技术必不可少或此类方面适用于本发明技术的所有配置。与一方面相关的公开内容可适用于所有配置，或者一或多个配置。一方面可提供本公开的一或多个实例。例如“方面”等短语可指一或多个方面且反之亦然。例如“一实施例”等短语不暗示此类实施例对于本发明技术必不可少或此类实施例适用于本发明技术的所有配置。与一实施例相关的公开内容可适用于所有实施例，或者一或多个实施例。一实施例可提供本公开的一或多个实例。例如“一实施例”等短语可指一或多个实施例且反之亦然。例如“配置”等短语不暗示此类配置对于本发明技术必不可少或此类配置适用于本发明技术的所有配置。与一配置相关的公开内容可适用于所有配置，或者一或多个配置。一配置可提供本公开的一或多个实例。例如“配置”等短语可指一或多个配置且反之亦然。
[0031]
词语“示范性”在本文中用于表示“充当实例、例子或说明”。本文中描述为“示范性”或“实例”的任何实施例未必应解释为比其它实施例优选或有利。此外，就将术语“包含”、“具有”或类似术语用于说明书或权利要求书中而言，此类术语意图以类似于术语“包括”的方式为包含性的，如“包括”在权利要求书中用作过渡词时所解释的那样。
[0032]
所属领域的一般技术人员已知或日后将知晓的贯穿本公开描述的各个方面的要素的所有结构和功能等效物以引用的方式明确地并入本文中，且既定由所附权利要求书涵盖。此外，本文公开的任何内容均不希望奉献给公众，无论权利要求书中是否明确地陈述此公开内容。权利要求要素不应依据35u.s.c.
§
112第六章的条款解释，除非所述要素是明确地使用短语“用于...的构件”来叙述，或者在方法权利要求项的情况下，所述要素是使用短语“用于...的步骤”来叙述。
[0033]
提供先前的描述以使所属领域的技术人员能够实践本文中所描述的各个方面。对这些方面的各种修改对于所属领域的技术人员来说将容易显而易见，并且本文中定义的一般原理可适用于其它方面。因此，权利要求书并不意图限于本文中所展示的方面，而是将被赋予与语言权利要求书一致的完整范围，其中以单数形式提及元件并非意图表示“有且仅有一个”(除非明确地这样叙述)，而是表示“一或多个”。除非另外特别地陈述，否则术语“一些”是指一或多个。关于男性的代词(例如，他的)包含女性和中性性别(例如，她的和它的)，并且反之亦然。标题和副标题，如果存在的话，仅为了便利而使用，且不会限制本公开。