一种锁相环电路的检测控制电路及电子产品的制作方法

[0001]
本发明涉及锁相环电路的检测技术领域，特别涉及一种锁相环电路的检测控制电路及电子产品。


背景技术：

[0002]
如图1所示，锁相环电路(phase locked loop，pll)主要包括：鉴相器(phasedetector，pd)01，电荷泵(charge pump，cp)02，环路滤波器(loop filter，lpf)03，压控振荡器(voltage-controlled oscillator，vco)04和分频器(dividers，div)05。ck_ref为参考时钟；ck_fbk为反馈时钟，ck_fbk是vco的输出时钟经过分频器后得到的。并且，ck_fbk的频率等于vco的输出时钟的频率除以分频系数。锁相环电路的工作原理是：检测ck_ref和ck_fbk之间的相位差，并将检测出的相位差通过鉴相器转换成电压信号，该电压信号依次经过电荷泵和环路滤波器后形成vco的控制电压vctrl。控制电压vctrl可以对vco的输出时钟信号的频率进行控制，再通过分频器这个反馈通路把vco的输出时钟信号的频率进行分频得到ck_fbk，以反馈到鉴相器。当ck_ref和ck_fbk的相位相同时，锁相环电路处于锁定状态。
[0003]
然而，在实际应用中，vco振荡过快会导致分频器由于工艺技术等原因不能正常工作以产生反馈时钟ck_fbk，而鉴相器在比较ck_ref和ck_fbk的相位时，由于接收不到ck_fbk，会误认为此时vco输出时钟的振荡频率过低，这样使得电荷泵的充放电作用会进一步加快vco输出振荡频率更高的输出时钟，从而导致形成恶性循环，造成锁相环电路的振荡频率距离目标振荡频率越来越远而最终失锁。


技术实现要素：

[0004]
本发明实施例提供一种锁相环电路的检测控制电路及电子产品，用以对锁相环电路进行检测。
[0005]
本发明实施例提供一种锁相环电路的检测控制电路，所述锁相环电路包括与控制电压端电连接的压控振荡器；所述检测控制电路包括：
[0006]
界限电压生成电路，分别与设定电流输入端、电源电压端和接地端电连接；且所述界限电压生成电路被配置为根据所述设定电流输入端的设定电流、所述电源电压端和所述接地端，通过第一界限电压输出端输出第一界限电压以及通过第二界限电压输出端输出第二界限电压；其中，所述第一界限电压小于所述第二界限电压；
[0007]
检测确定电路，分别与所述控制电压端、所述第一界限电压输出端、所述第二界限电压输出端电连接；所述检测确定电路被配置为在所述锁相环电路的模式为第一模式且所述控制电压端的电压小于所述第一界限电压时，通过检测输出端输出第一检测标志信号；在所述锁相环电路的模式为第二模式且所述控制电压端的电压大于所述第二界限电压时，通过所述检测输出端输出第二检测标志信号；其中，所述锁相环电路工作在所述第一模式时，所述压控振荡器输出的信号的频率随所述控制电压端的电压减小而升高；所述锁相环
电路工作在所述第二模式时，所述压控振荡器输出的信号的频率随所述控制电压端的电压升高而升高。
[0008]
在一些示例中，所述检测确定电路还被配置为在所述锁相环电路的模式为第一模式且所述控制电压端的电压小于所述第一界限电压时，通过调节控制端输出第一调节控制信号；
[0009]
所述检测控制电路还包括：第一电压调节电路；其中，所述第一电压调节电路分别与所述控制电压端、所述调节控制端、调节使能端以及调节复位端电连接；且所述第一电压调节电路被配置为在所述锁相环电路的模式为第一模式且所述控制电压端的电压小于所述第一界限电压时，根据所述调节控制端、所述调节使能端以及所述调节复位端的信号，使所述控制电压端的电压升高。
[0010]
在一些示例中，所述界限电压生成电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管以及第一电阻；
[0011]
所述第一晶体管的栅极和第一端均与所述设定电流输入端电连接，所述第一晶体管的第二端与所述接地端电连接；
[0012]
所述第二晶体管的栅极与所述第一晶体管的栅极电连接，所述第二晶体管的第一端与所述第三晶体管的栅极和第二端电连接，所述第二晶体管的第二端与所述接地端电连接；
[0013]
所述第三晶体管的第一端与所述电源电压端电连接；
[0014]
所述第四晶体管的栅极与所述第三晶体管的栅极电连接，所述第四晶体管的第一端与所述电源电压端电连接，所述第四晶体管的第二端与所述第五晶体管的第一端电连接；
[0015]
所述第五晶体管的栅极与所述第一晶体管的栅极电连接，所述第五晶体管的第二端与所述接地端电连接；
[0016]
所述第六晶体管的第一端与所述电源电压端电连接，所述第六晶体管的栅极和第二端与所述第二界限电压输出端电连接；
[0017]
所述第七晶体管的栅极与所述第一晶体管的栅极电连接，所述第七晶体管的第一端与所述第一界限电压输出端电连接，所述第七晶体管的第二端与所述接地端电连接；
[0018]
所述第一电阻的第一端与所述第二界限电压输出端电连接，所述第一电阻的第二端与所述第一界限电压输出端电连接。
[0019]
在一些示例中，所述检测确定电路包括：第一比较器、第二比较器、第一反相器、第二反相器、第三反相器、第一与门、第一与非门以及第二与非门；
[0020]
所述第一比较器的正相输入端与所述控制电压端电连接，所述第一比较器的负相输入端与所述第二界限电压输出端电连接，所述第一比较器的输出端与所述第一反相器的输入端电连接；
[0021]
所述第一反相器的输出端分别与所述第一与门的第一输入端以及所述第一与非门的第一输入端电连接；
[0022]
所述第二比较器的正相输入端与所述控制电压端电连接，所述第二比较器的负相输入端与所述第一界限电压输出端电连接，所述第二比较器的输出端与所述第二反相器的输入端电连接；
[0023]
所述第二反相器的输出端与所述第三反相器的输入端电连接；
[0024]
所述第三反相器的输出端与所述第二与非门的第二输入端电连接；
[0025]
所述第一与门的第二输入端与所述第二反相器的输出端电连接，所述第一与门的输出端与所述检测输出端电连接；
[0026]
所述第一与非门的第二输入端与所述第二与非门的输出端电连接，所述第一与非门的输出端与所述第二与非门的第一输入端电连接；
[0027]
所述第二与非门的输出端与所述调节控制端电连接。
[0028]
在一些示例中，所述第一电压调节电路包括：第二与门、第三与门、第四反相器、第五反相器、第一或非门以及第一调节晶体管；
[0029]
所述第二与门的第一输入端与所述调节控制端电连接，所述第二与门的第二输入端与所述调节使能端电连接，所述第二与门的输出端与所述第四反相器的输入端电连接；
[0030]
所述第四反相器的输出端与所述第三与门的第二输入端电连接；
[0031]
所述第三与门的第一输入端与所述调节复位端电连接，所述第三与门的输出端与锁相环复位端电连接；
[0032]
所述第五反相器的输入端与所述调节复位端电连接，所述第五反相器的输出端与所述第一或非门的第二输入端电连接；
[0033]
所述第一或非门的第一输入端所述第二与门的输出端电连接，所述第一或非门的输出端与所述第一调节晶体管的栅极电连接；
[0034]
所述第一调节晶体管的第一端与所述电源电压端电连接，所述第一调节晶体管的第二端与所述控制电压端电连接。
[0035]
在一些示例中，所述检测确定电路还被配置为在所述锁相环电路的模式为第二模式且所述控制电压端的电压大于所述第二界限电压时，通过所述调节控制端输出第二调节控制信号；
[0036]
所述检测控制电路还包括：第二电压调节电路；其中，所述第二电压调节电路分别与所述控制电压端、所述调节控制端、调节使能端以及调节复位端电连接；且所述第二电压调节电路被配置为在所述锁相环电路的模式为第二模式且所述控制电压端的电压大于所述第二界限电压时，根据所述调节控制端、所述调节使能端以及所述调节复位端的信号，使所述控制电压端的电压降低。
[0037]
在一些示例中，所述界限电压生成电路包括：第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管以及第二电阻；
[0038]
所述第八晶体管的栅极和第一端均与所述设定电流输入端电连接，所述第八晶体管的第二端与所述接地端电连接；
[0039]
所述第九晶体管的栅极与所述第八晶体管的栅极电连接，所述第九晶体管的第一端与所述第十晶体管的栅极和第二端电连接，所述第九晶体管的第二端与所述接地端电连接；
[0040]
所述第十晶体管的第一端与所述电源电压端电连接；
[0041]
所述第十一晶体管的栅极与所述第十晶体管的栅极电连接，所述第十一晶体管的第一端与所述电源电压端电连接，所述第十一晶体管的第二端与所述第十二晶体管的第一端电连接；
[0042]
所述第十二晶体管的栅极与所述第八晶体管的栅极电连接，所述第十二晶体管的第二端与所述接地端电连接；
[0043]
所述第十四晶体管的栅极与所述第十晶体管的栅极电连接，所述第十四晶体管的第一端与所述电源电压端电连接，所述第十四晶体管的第二端与所述第二界限电压输出端电连接；
[0044]
所述第十三晶体管的栅极和第一端均与所述第一界限电压输出端电连接，所述第十三晶体管的第二端与所述接地端电连接；
[0045]
所述第二电阻的第一端与所述第二界限电压输出端电连接，所述第二电阻的第二端与所述第一界限电压输出端电连接。
[0046]
在一些示例中，所述检测确定电路包括：第三比较器、第四比较器、第六反相器、第二反相器、第三反相器、第四与门、第三与非门以及第四与非门；
[0047]
所述第三比较器的正相输入端与所述控制电压端电连接，所述第三比较器的负相输入端与所述第二界限电压输出端电连接，所述第三比较器的输出端与所述第六反相器的输入端电连接；
[0048]
所述第六反相器的输出端分别与所述第七反相器的输入端以及所述第三与非门的第一输入端电连接；
[0049]
所述第七反相器的输出端与所述第四与门的第一输入端电连接；
[0050]
所述第四比较器的正相输入端与所述控制电压端电连接，所述第四比较器的负相输入端与所述第一界限电压输出端电连接，所述第四比较器的输出端分别与所述第四与门的第二输入端以及所述第四与非门的第二输入端电连接；
[0051]
所述第三与非门的第二输入端与所述第四与非门的输出端电连接，所述第三与非门的输出端分别与所述调节控制端以及所述第四与非门的第一输入端电连接；
[0052]
所述第四与非门的输出端与所述第三与非门的第二输入端电连接。
[0053]
在一些示例中，所述第一电压调节电路包括：第五与门、第六与门、第八反相器、第九反相器、第二或非门以及第二调节晶体管；
[0054]
所述第五与门的第一输入端与所述调节控制端电连接，所述第五与门的第二输入端与所述调节使能端电连接，所述第五与门的输出端与所述第八反相器的输入端电连接；
[0055]
所述第八反相器的输出端与所述第六与门的第二输入端电连接；
[0056]
所述第六与门的第一输入端与所述调节复位端电连接，所述第六与门的输出端与锁相环复位端电连接；
[0057]
所述第九反相器的输入端与所述调节复位端电连接，所述第九反相器的输出端与所述第二或非门的第二输入端电连接；
[0058]
所述第二或非门的第一输入端所述第五与门的输出端电连接，所述第二或非门的输出端与所述第二调节晶体管的栅极电连接；
[0059]
所述第二调节晶体管的第一端与所述接地端电连接，所述第二调节晶体管的第二端与所述控制电压端电连接。
[0060]
本发明实施例还提供了电子产品，包括锁相环电路以及上述锁相环电路的检测控制电路。
[0061]
本发明有益效果如下：
[0062]
本发明实施例提供的锁相环电路的检测控制电路及电子产品，通过设置界限电压生成电路和检测确定电路，可以通过界限电压生成电路输出电压值不相同的第一界限电压和第二界限电压。通过检测确定电路可以在锁相环电路的模式为第一模式且控制电压端的电压小于第一界限电压时，通过检测输出端输出第一检测标志信号；在锁相环电路的模式为第二模式且控制电压端的电压大于第二界限电压时，通过检测输出端输出第二检测标志信号。其中，若检测确定电路输出第一检测标志信号或第二检测标志信号，则说明锁相环电路中的控制电压超出了特定范围。这样可以实时的给出控制电压溢出的标志，达到实时监控的效果，以便能够在控制电压溢出后快速地将控制电压拉回至特定范围。
附图说明
[0063]
图1为锁相环电路的结构示意图；
[0064]
图2为本发明实施例中的检测控制电路的一些结构示意图；
[0065]
图3为本发明实施例中的检测控制电路的另一些结构示意图；
[0066]
图4为本发明实施例中的检测控制电路的一些具体结构示意图；
[0067]
图5为本发明实施例中的又一些信号图；
[0068]
图6为本发明实施例中的检测控制电路的又一些结构示意图；
[0069]
图7为本发明实施例中的检测控制电路的另一些具体结构示意图；
[0070]
图8为本发明实施例中的检测控制电路的又一些具体结构示意图；
[0071]
图9为本发明实施例中的又一些信号图。
具体实施方式
[0072]
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0073]
除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
[0074]
需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
[0075]
如图1所示，锁相环电路(phase locked loop，pll)主要包括：鉴相器(phasedetector，pd)，电荷泵(charge pump，cp)，环路滤波器(loop filter，lpf)，压控振荡器(voltage-controlled oscillator，vco)和分频器(dividers，div)。其中，vco电连接的控制电压端vct用于接收控制电压vctrl，即控制电压端vct可以作为环路滤波器的输出
端，以将产生的控制电压vctrl输入vco。
[0076]
本发明实施例提供的一种锁相环电路的检测控制电路，如图2所示，包括：
[0077]
界限电压生成电路10，分别与设定电流输入端is、电源电压端avdd和接地端gnd电连接；且界限电压生成电路10被配置为根据设定电流输入端is的设定电流、电源电压端avdd和接地端gnd，通过第一界限电压输出端vg1输出第一界限电压以及通过第二界限电压输出端vg2输出第二界限电压；其中，第一界限电压小于第二界限电压；第二界限电压不小于控制电压端的电压的最小值；
[0078]
检测确定电路20，分别与控制电压端vct、第一界限电压输出端vg1、第二界限电压输出端vg2电连接；检测确定电路20被配置为在锁相环电路的模式为第一模式且控制电压端vct的电压小于第一界限电压时，通过检测输出端co输出第一检测标志信号；在锁相环电路的模式为第二模式且控制电压端vct的电压大于第二界限电压时，通过检测输出端co输出第二检测标志信号；其中，锁相环电路工作在第一模式时，压控振荡器输出的信号的频率随控制电压端vct的电压减小而升高；锁相环电路工作在第二模式时，压控振荡器输出的信号的频率随控制电压端vct的电压升高而升高。
[0079]
本发明实施例提供的上述锁相环电路的检测控制电路，通过设置界限电压生成电路和检测确定电路，可以通过界限电压生成电路输出电压值不相同的第一界限电压和第二界限电压。通过检测确定电路可以在锁相环电路的模式为第一模式且控制电压端的电压小于第一界限电压时，通过检测输出端输出第一检测标志信号；在锁相环电路的模式为第二模式且控制电压端的电压大于第二界限电压时，通过检测输出端输出第二检测标志信号。其中，若检测确定电路输出第一检测标志信号或第二检测标志信号，则说明锁相环电路中的控制电压超出了特定范围。这样可以实时的给出控制电压溢出的标志，达到实时监控的效果，以便能够在控制电压溢出后快速地将控制电压拉回至特定范围。
[0080]
并且，本发明实施例中的锁相环电路的检测控制电路，不用对锁相环电路进行额外的设计，还可以降低电路设计难度。以及不改变原始vco的电压-频率调节特性，使pll恢复正常工作状态，避免pll由于频率过高而失锁。
[0081]
在实际应用中，vco的输出时钟的振荡频率会随着控制电压vctrl的改变而改变，一般控制电压vctrl存在两种调节方式：第一种为vco的输出时钟的振荡频率随控制电压vctrl的减小而升高；第二种为vco的输出时钟的振荡频率随控制电压vctrl的增大而升高。本发明实施例中，锁相环电路工作在第一模式指的可以是vco的输出时钟的振荡频率随控制电压vctrl的减小而升高。锁相环电路工作在第二模式指的可以是vco的输出时钟的振荡频率随控制电压vctrl的增大而升高。
[0082]
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。
[0083]
在具体实施时，在本发明实施例中，检测确定电路20被配置为在锁相环电路的模式为第一模式且控制电压端vct的电压小于第一界限电压时，通过检测输出端co输出具有第一电平的第一检测标志信号。其中，锁相环电路工作在第一模式时，压控振荡器输出的信号的频率随控制电压端vct的电压减小而升高。
[0084]
为了在控制电压vctrl溢出后，可以快速、自动的调节控制电压vctrl，以使控制电压vctrl拉回至特定范围，在具体实施时，检测确定电路20还被配置为在锁相环电路的模式
为第一模式且控制电压端vct的电压小于第一界限电压时，通过调节控制端auto_r输出第一调节控制信号。并且，在本发明实施例中，如图3所示，检测控制电路还可以包括：第一电压调节电路31；其中，第一电压调节电路31分别与控制电压端vct、调节控制端auto_r、调节使能端en_r以及调节复位端rstn_r电连接；且第一电压调节电路31被配置为在锁相环电路的模式为第一模式且控制电压端vct的电压小于第一界限电压时，根据调节控制端auto_r、调节使能端en_r以及调节复位端rstn_r的信号，使控制电压端vct的电压升高。
[0085]
在具体实施时，锁相环电路的模式为第一模式时，在本发明实施例中，如图4所示，界限电压生成电路10可以包括：第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4、第五晶体管m5、第六晶体管m6、第七晶体管m7以及第一电阻rs1；
[0086]
第一晶体管m1的栅极和第一端均与设定电流输入端is电连接，第一晶体管m1的第二端与接地端gnd电连接；
[0087]
第二晶体管m2的栅极与第一晶体管m1的栅极电连接，第二晶体管m2的第一端与第三晶体管m3的栅极和第二端电连接，第二晶体管m2的第二端与接地端gnd电连接；
[0088]
第三晶体管m3的第一端与电源电压端avdd电连接；
[0089]
第四晶体管m4的栅极与第三晶体管m3的栅极电连接，第四晶体管m4的第一端与电源电压端avdd电连接，第四晶体管m4的第二端与第五晶体管m5的第一端电连接；
[0090]
第五晶体管m5的栅极与第一晶体管m1的栅极电连接，第五晶体管m5的第二端与接地端gnd电连接；
[0091]
第六晶体管m6的第一端与电源电压端avdd电连接，第六晶体管m6的栅极和第二端与第二界限电压输出端vg2电连接；
[0092]
第七晶体管m7的栅极与第一晶体管m1的栅极电连接，第七晶体管m7的第一端与第一界限电压输出端vg1电连接，第七晶体管m7的第二端与接地端gnd电连接；
[0093]
第一电阻rs1的第一端与第二界限电压输出端vg2电连接，第一电阻rs1的第二端与第一界限电压输出端vg1电连接。
[0094]
示例性地，第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4以及第五晶体管m5可以形成电流源电路。示例性地，第一晶体管m1、第二晶体管m2、第五晶体管m5以及第七晶体管m7可以为n型晶体管，第三晶体管m3、第四晶体管m4以及第六晶体管m6可以为p型晶体管。
[0095]
可选地，前面的cp电路可以复用第一晶体管m1、第二晶体管m2、第三晶体管m3、第四晶体管m4以及第五晶体管m5形成的电流源电路，从而可以降低电路的占用面积。
[0096]
示例性地，第二晶体管m2的宽长比可以是第一晶体管m1的宽长比的m倍，第五晶体管m5的宽长比可以是第二晶体管m2的宽长比的n倍，第七晶体管m7的宽长比可以是第五晶体管m5的宽长比的p倍。这样做可以与前面的cp电路保持很好的一致性。其中，m、n以及p可以为正数，并且，在实际应用中，可以根据应用的需求设置m、n以及p的具体数值，在此不作限定。
[0097]
在具体实施时，若设定电流输入端is输入的电流大小为i0，则流过第一晶体管m1m1的电流大小为i0，由于第二晶体管m2的宽长比可以是第一晶体管m1的宽长比的m倍，则流过第二晶体管m2和第三晶体管m3的电流大小为m*i0。由于第五晶体管m5的宽长比可以是第二晶体管m2的宽长比的n倍，则流过第四晶体管m4和第五晶体管m5的电流大小为m*n*i0。
由于第七晶体管m7的宽长比可以是第五晶体管m5的宽长比的p倍，则流过第六晶体管m6、第一电阻rs1以及第七晶体管m7的电流大小为p*m*n*i0。因此，第一界限电压和第二界限电压由第六晶体管m6、第一电阻rs1以及第七晶体管m7形成的负载共同决定。其中，第六晶体管m6的栅极与第二端短接，始终工作在饱和区，则第二界限电压的值为vdd-vds0，vds0为第六晶体管m6的第一端与第二端之间的电压差。第一界限电压的值为vdd-vds0-p*m*n*i0*r1，r1为第一电阻rs1的电阻值。这样可以设置不同的r1值可以得到不同的第一界限电压的值。因此，可以根据不同需求调出不同的第一界限电压和第二界限电压的电压值，从而可以预设控制电压正常工作范围。在实际应用中，可以根据实际应用的需求设定第一界限电压和第二界限电压的电压值，在此不作限定。
[0098]
在具体实施时，锁相环电路的模式为第一模式时，在本发明实施例中，如图4所示，检测确定电路20可以包括：第一比较器op1、第二比较器op2、第一反相器nd1、第二反相器nd2、第三反相器nd3、第一与门ym1、第一与非门yn1以及第二与非门yn2；
[0099]
第一比较器op1的正相输入端与控制电压端vct电连接，第一比较器op1的负相输入端与第二界限电压输出端vg2电连接，第一比较器op1的输出端与第一反相器nd1的输入端电连接；
[0100]
第一反相器nd1的输出端分别与第一与门ym1的第一输入端以及第一与非门yn1的第一输入端电连接；
[0101]
第二比较器op2的正相输入端与控制电压端vct电连接，第二比较器op2的负相输入端与第一界限电压输出端vg1电连接，第二比较器op2的输出端与第二反相器nd2的输入端电连接；
[0102]
第二反相器nd2的输出端与第三反相器nd3的输入端电连接；
[0103]
第三反相器nd3的输出端与第二与非门yn2的第二输入端电连接；
[0104]
第一与门ym1的第二输入端与第二反相器nd2的输出端电连接，第一与门ym1的输出端与检测输出端co电连接；
[0105]
第一与非门yn1的第二输入端与第二与非门yn2的输出端电连接，第一与非门yn1的输出端与第二与非门yn2的第一输入端电连接；
[0106]
第二与非门yn2的输出端与调节控制端auto_r电连接。
[0107]
在具体实施时，锁相环电路的模式为第一模式时，在本发明实施例中，如图4所示，第一电压调节电路31可以包括：第二与门ym2、第三与门ym3、第四反相器nd4、第五反相器nd5、第一或非门hn1以及第一调节晶体管mt1；
[0108]
第二与门ym2的第一输入端与调节控制端auto_r电连接，第二与门ym2的第二输入端与调节使能端en_r电连接，第二与门ym2的输出端与第四反相器nd4的输入端电连接；
[0109]
第四反相器nd4的输出端与第三与门ym3的第二输入端电连接；
[0110]
第三与门ym3的第一输入端与调节复位端rstn_r电连接，第三与门ym3的输出端与锁相环复位端rstn_pfd电连接；
[0111]
第五反相器nd5的输入端与调节复位端rstn_r电连接，第五反相器nd5的输出端与第一或非门hn1的第二输入端电连接；
[0112]
第一或非门hn1的第一输入端第二与门ym2的输出端电连接，第一或非门hn1的输出端与第一调节晶体管mt1的栅极电连接；
[0113]
第一调节晶体管mt1的第一端与电源电压端avdd电连接，第一调节晶体管mt1的第二端与控制电压端vct电连接。
[0114]
在具体实施时，第一调节晶体管mt1可以为p型晶体管。这样可以在第一调节晶体管mt1的栅极加载低电平信号时导通，在第一调节晶体管mt1的栅极加载高电平信号时截止。
[0115]
在具体实施时，上述比较器的正相输入端的电压大于负相输入端的电压时，可以输出高电平信号。比较器的正相输入端的电压小于负相输入端的电压时，可以输出低电平信号。需要说明的是，上述比较器的结构和工作原理可以与现有技术中的基本相同，在此不作赘述。
[0116]
在具体实施时，上述反相器的输入端为高电平信号时，其输出端输出低电平信号。需要说明的是，上述反相器的结构和工作原理可以与现有技术中的基本相同，在此不作赘述。
[0117]
在具体实施时，上述与门的所有输入端均为高电平信号时，其输出高电平信号。需要说明的是，上述与门的结构和工作原理可以与现有技术中的基本相同，在此不作赘述。
[0118]
在具体实施时，上述与非门的所有输入端为高电平信号时，其输出低电平信号。需要说明的是，上述与非门的结构和工作原理可以与现有技术中的基本相同，在此不作赘述。
[0119]
在具体实施时，上述或非门的所有输入端为低电平信号时，其输出高电平信号。需要说明的是，上述或非门的结构和工作原理可以与现有技术中的基本相同，在此不作赘述。
[0120]
下面以图4所示的检测控制电路为例，结合图5所示的信号时序图，对本发明实施例提供的上述检测控制电路的工作过程进行说明。其中，1代表高电平信号，0代表低电平信号。
[0121]
若设定电流输入端is输入的电流大小为i0，则流过第一晶体管m1m1的电流大小为i0，由于第二晶体管m2的宽长比可以是第一晶体管m1的宽长比的m倍，则流过第二晶体管m2和第三晶体管m3的电流大小为m*i0。由于第五晶体管m5的宽长比可以是第二晶体管m2的宽长比的n倍，则流过第四晶体管m4和第五晶体管m5的电流大小为m*n*i0。由于第七晶体管m7的宽长比可以是第五晶体管m5的宽长比的p倍，则流过第六晶体管m6、第一电阻rs1以及第七晶体管m7的电流大小为p*m*n*i0。因此，第二界限电压vth_hi的值为vdd-vds0，第一界限电压vth_low的值为vdd-vds0-p*m*n*i0*r1。
[0122]
当控制电压端vct的控制电压vctrl不断减小至非常低的状态时，会使vco的振荡频率过高，若vctrl<vth_low时，必定也有vctrl<vth_hi，此时第一反相器nd1输出的信号cmpb<1>＝1，第二反相器nd2输出的信号cmpb<0>＝1，则检测输出端co输出具有第一电平(如高电平)的第一检测标志信号vctrl_overflow1，即vctrl_overflow1＝1。因此，在检测输出端co输出具有第一电平(如高电平)的第一检测标志信号vctrl_overflow1时，可以说明控制电压vctrl溢出了。并且，第三反相器nd3输出的信号cmp<0>＝0，则第一与非门yn1输出的信号auto_rstn＝0，第二与非门yn2输出的信号auto_rst1＝1。即调节控制端auto_r输出具有第一电平(如高电平)的第一调节控制信号auto_rst1。
[0123]
当需要调节控制电压vctrl时，可以将调节使能端en_r的信号overflow_rst_en＝1，则第二与门ym2输出的信号auto_rstx＝1，第一或非门hn1输出的信号vctrl_rst＝0，从而可以控制第一调节晶体管mt1导通，这样可以通过导通的第一调节晶体管mt1将控制电压
vctrl上拉，以使控制电压vctrl升高。
[0124]
在导通的第一调节晶体管mt1将控制电压vctrl上拉的过程中，若控制电压vctrl被上拉至大于第一界限电压vth_low时，则第二反相器nd2输出的信号cmpb<0>＝0，第三反相器nd3输出的信号cmp<0>＝1。则检测输出端co输出具有第二电平(如低电平)的第一检测标志信号vctrl_overflow1，即vctrl_overflow1＝0。因此，在检测输出端co输出具有第二电平(如低电平)的第一检测标志信号vctrl_overflow1时，可以说明控制电压vctrl已经在正常工作范围内，没有溢出。并且，第一与非门yn1输出的信号auto_rstn＝0，可以使第二与非门yn2输出的信号auto_rst锁住为1。
[0125]
当控制电压vctrl被上拉至大于第二界限电压vth_hi时，则第一反相器nd1输出的信号cmpb<1>＝0，第一与非门yn1输出的信号auto_rstn＝1，第二与非门yn2输出的信号auto_rst＝0，第二与门ym2输出的信号auto_rstx＝0，则第一或非门hn1输出的信号vctrl_rst＝1，从而可以控制第一调节晶体管mt1截止。由于截止的第一调节晶体管mt1具有漏电流，可以使控制电压vctrl下降。
[0126]
综上，如此往复若干个周期后，当cp泵入或泵出的电荷量积累到一定程度，vco的振荡频率达到目标频率时，控制电压vctrl的值可以处于稳定状态，则pll可以进入锁定状态。
[0127]
并且，在锁相环电路正常工作时，可以将调节复位端rstn_r的信号rstn＝1，则第五反相器nd5输出的信号rst＝0。
[0128]
并且，在auto_rstx＝1时，会使第二调节晶体管mt2导通，以使控制电压vctrl上拉，此时第六与门ym6输出的信号rstn_pfd＝0，信号rstn_pfd可以使鉴相器停止输出up/dn脉冲信号，电荷泵没有充放电动作，这样设计仍然有助于控制电压vctrl的下拉。在auto_rstx＝0时，会使第二调节晶体管mt2截止，以使控制电压vctrl缓慢下降，此时鉴相器恢复工作，继续给电荷泵输送鉴相脉冲，使电荷泵恢复充放电。
[0129]
需要说明的是，调节复位端rstn_r的信号的电平可以使人工控制，也可以为自动控制，在此不作限定。
[0130]
需要说明的是，调节使能端en_r的信号的电平可以使人工控制，也可以为自动控制，在此不作限定。
[0131]
本发明实施例提供了又一些检测控制电路，其结构示意图如图6与图7所示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。
[0132]
在具体实施时，检测确定电路20被配置为在锁相环电路的模式为第二模式且控制电压端vct的电压大于第二界限电压时，通过检测输出端co输出具有第一电平的第二检测标志信号；其中，锁相环电路工作在第二模式时，压控振荡器输出的信号的频率随控制电压端vct的电压升高而升高。
[0133]
为了在控制电压vctrl溢出后，可以快速、自动的调节控制电压vctrl，以使控制电压vctrl拉回至特定范围，在具体实施时，锁相环电路的模式为第二模式时，在本发明实施例中，如图6所示，检测确定电路20还被配置为在锁相环电路的模式为第二模式且控制电压端vct的电压大于第二界限电压时，通过调节控制端auto_r输出第二调节控制信号。并且，检测控制电路还可以包括：第二电压调节电路32；其中，第二电压调节电路32分别与控制电
压端vct、调节控制端auto_r、调节使能端en_r以及调节复位端rstn_r电连接；且第二电压调节电路32被配置为在锁相环电路的模式为第二模式且控制电压端vct的电压大于第二界限电压时，根据调节控制端auto_r、调节使能端en_r以及调节复位端rstn_r的信号，使控制电压端vct的电压降低。
[0134]
在具体实施时，锁相环电路的模式为第二模式时，在本发明实施例中，如图7所示，界限电压生成电路10包括：第八晶体管m8、第九晶体管m9、第十晶体管m10、第十一晶体管m11、第十二晶体管m12、第十三晶体管m13、第十四晶体管m14以及第二电阻rs2；
[0135]
第八晶体管m8的栅极和第一端均与设定电流输入端is电连接，第八晶体管m8的第二端与接地端gnd电连接；
[0136]
第九晶体管m9的栅极与第八晶体管m8的栅极电连接，第九晶体管m9的第一端与第十晶体管m10的栅极和第二端电连接，第九晶体管m9的第二端与接地端gnd电连接；
[0137]
第十晶体管m10的第一端与电源电压端avdd电连接；
[0138]
第十一晶体管m11的栅极与第十晶体管m10的栅极电连接，第十一晶体管m11的第一端与电源电压端avdd电连接，第十一晶体管m11的第二端与第十二晶体管m12的第一端电连接；
[0139]
第十二晶体管m12的栅极与第八晶体管m8的栅极电连接，第十二晶体管m12的第二端与接地端gnd电连接；
[0140]
第十四晶体管m14的栅极与第十晶体管m10的栅极电连接，第十四晶体管m14的第一端与电源电压端avdd电连接，第十四晶体管m14的第二端与第二界限电压输出端vg2电连接；
[0141]
第十三晶体管m13的栅极和第一端均与第一界限电压输出端vg1电连接，第十三晶体管m13的第二端与接地端gnd电连接；
[0142]
第二电阻rs2的第一端与第二界限电压输出端vg2电连接，第二电阻rs2的第二端与第一界限电压输出端vg1电连接。
[0143]
示例性地，第八晶体管m8、第九晶体管m9、第十晶体管m10、第十一晶体管m11以及第十二晶体管m12可以形成电流源电路。示例性地，第八晶体管m8、第九晶体管m9、第十二晶体管m12以及第十三晶体管m13可以为n型晶体管，第十晶体管m10、第十一晶体管m11、以及第十四晶体管m14可以为p型晶体管。
[0144]
可选地，前面的cp电路可以复用第八晶体管m8、第九晶体管m9、第十晶体管m10、第十一晶体管m11以及第十二晶体管m12形成的电流源电路，从而可以降低电路的占用面积。
[0145]
示例性地，第九晶体管m9的宽长比可以是第八晶体管m8的宽长比的q倍，第十二晶体管m12的宽长比可以是第九晶体管m9的宽长比的y倍，第十四晶体管m14的宽长比可以是第十一晶体管m11的宽长比的z倍。这样做可以与前面的cp电路保持很好的一致性。其中，q、y以及z可以为正数，并且，在实际应用中，可以根据应用的需求设置q、y以及z的具体数值，在此不作限定。
[0146]
在具体实施时，若设定电流输入端is输入的电流大小为i0，则流过第八晶体管m8的电流大小为i0，由于第九晶体管m9的宽长比可以是第八晶体管m8的宽长比的q倍，则流过第九晶体管m9和第十晶体管m10的电流大小为q*i0。由于第十二晶体管m12的宽长比可以是第九晶体管m9的宽长比的y倍，则流过第十一晶体管m11和第十二晶体管m12的电流大小为
q*y*i0。由于第十四晶体管m14的宽长比可以是第十一晶体管m11的宽长比的z倍，则流过第十四晶体管m14、第二电阻rs2以及第十三晶体管m13的电流大小为q*y*z*i0。因此，第一界限电压和第二界限电压由第十四晶体管m14、第二电阻rs2以及第十三晶体管m13形成的负载共同决定。其中，第十三晶体管m13的栅极与第一端短接，始终工作在饱和区，则第一界限电压的值为vds1，vds1为第十三晶体管m13的第一端与第二端之间的电压差。第二界限电压的值为vdd-vds1-q*y*z*i0*r2，r2为第二电阻rs2的电阻值。这样可以设置不同的r2值，以得到不同的第二界限电压的值。因此，可以根据不同需求调出不同的第一界限电压和第二界限电压的电压值，从而可以预设控制电压正常工作范围。在实际应用中，可以根据实际应用的需求设定第一界限电压和第二界限电压的电压值，在此不作限定。
[0147]
在具体实施时，锁相环电路的模式为第二模式时，在本发明实施例中，如图7所示，检测确定电路20可以包括：第三比较器op3、第四比较器op4、第六反相器nd6、第二反相器nd2、第三反相器nd3、第四与门ym4、第三与非门yn3以及第四与非门yn4；
[0148]
第三比较器op3的正相输入端与控制电压端vct电连接，第三比较器op3的负相输入端与第二界限电压输出端vg2电连接，第三比较器op3的输出端与第六反相器nd6的输入端电连接；
[0149]
第六反相器nd6的输出端分别与第七反相器nd7的输入端以及第三与非门yn3的第一输入端电连接；
[0150]
第七反相器nd7的输出端与第四与门ym4的第一输入端电连接；
[0151]
第四比较器op4的正相输入端与控制电压端vct电连接，第四比较器op4的负相输入端与第一界限电压输出端vg1电连接，第四比较器op4的输出端分别与第四与门ym4的第二输入端以及第四与非门yn4的第二输入端电连接；
[0152]
第三与非门yn3的第二输入端与第四与非门yn4的输出端电连接，第三与非门yn3的输出端分别与调节控制端auto_r以及第四与非门yn4的第一输入端电连接；
[0153]
第四与非门yn4的输出端与第三与非门yn3的第二输入端电连接。
[0154]
进一步地，如图8所示，检测确定电路20还可以包括：第十反相器nd10和第十一反相器nd11；其中，第十反相器nd10的输入端与第四比较器op4的输出端电连接，第十反相器nd10的输出端与第十一反相器nd11的输入端电连接；第十一反相器nd11的输出端分别与第四与门ym4的第二输入端以及第四与非门yn4的第二输入端电连接。
[0155]
在具体实施时，锁相环电路的模式为第二模式时，在本发明实施例中，如图7所示，第一电压调节电路31可以包括：第五与门ym5、第六与门ym6、第八反相器nd8、第九反相器nd9、第二或非门hn2以及第二调节晶体管mt2；
[0156]
第五与门ym5的第一输入端与调节控制端auto_r电连接，第五与门ym5的第二输入端与调节使能端en_r电连接，第五与门ym5的输出端与第八反相器nd8的输入端电连接；
[0157]
第八反相器nd8的输出端与第六与门ym6的第二输入端电连接；
[0158]
第六与门ym6的第一输入端与调节复位端rstn_r电连接，第六与门ym6的输出端与锁相环复位端电连接；
[0159]
第九反相器nd9的输入端与调节复位端rstn_r电连接，第九反相器nd9的输出端与第二或非门hn2的第二输入端电连接；
[0160]
第二或非门hn2的第一输入端第五与门ym5的输出端电连接，第二或非门hn2的输
出端与第二调节晶体管mt2的栅极电连接；
[0161]
第二调节晶体管mt2的第一端与接地端gnd电连接，第二调节晶体管mt2的第二端与控制电压端vct电连接。
[0162]
在具体实施时，第二调节晶体管mt2可以为n型晶体管。这样可以在第二调节晶体管mt2的栅极加载高电平信号时导通，在第二调节晶体管mt2的栅极加载低电平信号时截止。
[0163]
在具体实施时，上述比较器的正相输入端的电压大于负相输入端的电压时，可以输出高电平信号。比较器的正相输入端的电压小于负相输入端的电压时，可以输出低电平信号。需要说明的是，上述比较器的结构和工作原理可以与现有技术中的基本相同，在此不作赘述。
[0164]
在具体实施时，上述反相器的输入端为高电平信号时，其输出端输出低电平信号。需要说明的是，上述反相器的结构和工作原理可以与现有技术中的基本相同，在此不作赘述。
[0165]
在具体实施时，上述与门的所有输入端均为高电平信号时，其输出高电平信号。需要说明的是，上述与门的结构和工作原理可以与现有技术中的基本相同，在此不作赘述。
[0166]
在具体实施时，上述与非门的所有输入端为高电平信号时，其输出低电平信号。需要说明的是，上述与非门的结构和工作原理可以与现有技术中的基本相同，在此不作赘述。
[0167]
在具体实施时，上述或非门的所有输入端为低电平信号时，其输出高电平信号。需要说明的是，上述或非门的结构和工作原理可以与现有技术中的基本相同，在此不作赘述。
[0168]
下面以图8所示的检测控制电路为例，结合图9所示的信号时序图，对本发明实施例提供的上述检测控制电路的工作过程进行说明。其中，1代表高电平信号，0代表低电平信号。
[0169]
若设定电流输入端is输入的电流大小为i0，则流过第八晶体管m8的电流大小为i0，由于第九晶体管m9的宽长比可以是第八晶体管m8的宽长比的q倍，则流过第九晶体管m9和第十晶体管m10的电流大小为q*i0。由于第十二晶体管m12的宽长比可以是第九晶体管m9的宽长比的y倍，则流过第十一晶体管m11和第十二晶体管m12的电流大小为q*y*i0。由于第十四晶体管m14的宽长比可以是第十一晶体管m11的宽长比的z倍，则流过第十四晶体管m14、第二电阻rs2以及第十三晶体管m13的电流大小为q*y*z*i0。因此，第一界限电压和第二界限电压由第十四晶体管m14、第二电阻rs2以及第十三晶体管m13形成的负载共同决定。则第一界限电压的值为vds1，第二界限电压的值为vdd-vds1-q*y*z*i0*r2。
[0170]
当控制电压端vct的控制电压vctrl不断增大至非常高的状态时，会使vco的振荡频率过高，若vctrl>vth_hi时，必定也有vctrl>vth_low，此时第六反相器nd6输出的信号cmpb<1>’＝0，第七反相器nd7输出的信号cmp<1>’＝1，第十反相器nd10输出的信号cmpb<0>’＝0，第十一反相器nd11输出的信号cmp<0>’＝1，则检测输出端co输出具有第一电平(如高电平)的第二检测标志信号vctrl_overflow2，即vctrl_overflow2＝1。因此，在检测输出端co输出具有第一电平(如高电平)的第二检测标志信号vctrl_overflow2时，可以说明控制电压vctrl溢出了。并且，第四与非门yn4输出的信号auto_rstn’＝0，第三与非门yn3输出的信号auto_rst2＝1，即调节控制端auto_r输出具有第一电平(如高电平)的第二调节控制信号auto_rst2。
[0171]
当需要调节控制电压vctrl时，可以将调节使能端en_r的信号overflow_rst_en＝1，则第五与门ym5输出的信号auto_rstx’＝1，第二或非门hn2输出的信号vctrl_rst’＝1，从而可以控制第二调节晶体管mt2导通，这样可以通过导通的第二调节晶体管mt2将控制电压vctrl下拉，以使控制电压vctrl降低。
[0172]
在导通的第二调节晶体管mt2将控制电压vctrl下拉的过程中，若控制电压vctrl被下拉至小于第二界限电压vth_hi时，则第六反相器nd6输出的信号cmpb<1>’＝1，第七反相器nd7输出的信号cmp<1>’＝0，则检测输出端co输出具有第二电平(如低电平)的第二检测标志信号vctrl_overflow2，即vctrl_overflow2＝0。因此，在检测输出端co输出具有第二电平(如低电平)的第二检测标志信号vctrl_overflow2时，可以说明控制电压vctrl已经在正常工作范围内，没有溢出。并且，第四与非门yn4输出的信号auto_rstn’＝0，可以使第三与非门yn3输出的信号auto_rst2锁住为1。
[0173]
当控制电压vctrl被下拉至小于第一界限电压vth_low时，则第十反相器nd10输出的信号cmpb<0>’＝1，第十一反相器nd11输出的信号cmp<0>’＝0，第四与非门yn4输出的信号auto_rstn’＝1，第三与非门yn3输出的信号auto_rst2＝0，第五与门ym5输出的信号auto_rstx’＝0，则第二或非门hn2输出的信号vctrl_rst’＝0。从而可以控制第二调节晶体管mt2截止。由于截止的第二调节晶体管mt2具有漏电流，可以使控制电压vctrl上升。
[0174]
综上，如此往复若干个周期后，当cp泵入或泵出的电荷量积累到一定程度，vco的振荡频率达到目标频率时，控制电压vctrl的值可以处于稳定状态，则pll可以进入锁定状态。
[0175]
并且，在锁相环电路正常工作时，可以将调节复位端rstn_r的信号rstn＝1，则第九反相器nd9输出的信号rst＝0。
[0176]
并且，在auto_rstx’＝1时，会使第二调节晶体管mt2导通，以使控制电压vctrl下拉，此时第六与门ym6输出的信号rstn_pfd’＝0，信号rstn_pfd’可以使鉴相器停止输出up/dn脉冲信号，电荷泵没有充放电动作，这样设计仍然有助于控制电压vctrl的下拉。在auto_rstx’＝0时，会使第二调节晶体管mt2截止，以使控制电压vctrl缓慢上升，此时鉴相器恢复工作，继续给电荷泵输送鉴相脉冲，使电荷泵恢复充放电。
[0177]
需要说明的是，调节复位端rstn_r的信号的电平可以使人工控制，也可以为自动控制，在此不作限定。
[0178]
需要说明的是，调节使能端en_r的信号的电平可以使人工控制，也可以为自动控制，在此不作限定。
[0179]
基于同一发明构思，本发明实施例还提供了一种电子产品，包括锁相环电路以及上述锁相环电路的检测控制电路。该电子产品解决问题的原理与前述检测控制电路相似，因此该电子产品的实施可以参见前述检测控制电路的实施，重复之处在此不再赘述。
[0180]
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。