一种授时器电路的制作方法

1.本技术涉及电子信息领域，尤其涉及一种授时器电路。


背景技术：

2.现代通信系统、雷达系统、同步系统等设备的快速发展，对频率准确度、频率稳定性等指标的要求越来越高。频率与时间互为倒数，时间基准作为全球各国通信和发布新闻的唯一标准，与任何物理量相比，测量精度要求更高。常用的频率标准包括一级频率标准(铯原子频标、氢原子频标)和二级频率标准(高稳晶振、铷原子频标)，以及其他频率标准(包括除高稳晶振以外的其他晶振)。同时对于授时器相位噪声、杂散和调频时间等指标也为重要衡量参数。
3.目前市场推出的授时器多采用智能驯服技术和补偿算法结合的方式，实现达到一级频率标准的高频率准确度和高频率稳定度。其主要原理为使用处理器实现锁相环的闭环算法，以全球定位系统(global positioning system，简称gps)或北斗导航系统为参考标准，动态调整恒温晶振的频率准确度，当算法实现的锁相环锁定后，其时间和频率同步于gps或北斗系统，频率准确度也相应溯源于gps系统或北斗系统，从而达到一级频率标准。
4.但是，传统的授时器使用现场可编程逻辑门阵列(field programmable gate array，简称fpga)等处理器，实现累加器、乘法器和数字比较器等算法开发难度大；授时器的高性能主要来源于数模转换器(简称dac)和恒温晶体振荡器(oven controlled crystal oscillator，简称ocxo)等模拟器件性能的高性能要求，相应产品成本增加，且高性能器件的体积较大；dac和ocxo等模拟器件一致性差异大，算法需相应纠正，增加额外开发难度。算法开发难度大和器件性能要求高，进一步导致授时器整体的成本升高，难以应用于一些成本低、结构简单的硬件电路开发中，致使缩小授时器的使用范围。


技术实现要素：

5.本技术提供了一种授时器电路，用以解决传统授时器算法复杂、成本较高和难以应用于硬件电路开发的问题。
6.第一方面，本技术实施例提供了一种授时器电路，包括：信号获取模块，信号处理模块和信号优化模块；所述信号获取模块，用于获取基准信号，根据所述基准信号生成基准脉冲信号，并将所述基准脉冲信号传输给所述信号处理模块；所述信号处理模块，用于获取所述基准脉冲信号，根据所述基准脉冲信号生成初始时钟信号，并将所述初始时钟信号传输给所述信号优化模块；所述信号优化模块，用于获取所述初始时钟信号，将所述初始时钟信号进行优化处理后，生成目标时钟信号。
7.可选地，所述信号处理模块包括频率合成芯片和第一振荡器；所述第一振荡器，用于生成芯片时钟信号，并将所述芯片时钟信号传输给所述频率合成芯片；所述频率合成芯片，用于获取所述芯片时钟信号，并在所述芯片时钟信号频率下工作。
8.可选地，所述频率合成芯片，用于获取并同步所述基准脉冲信号，将所述基准脉冲
信号倍频生成初始时钟信号。
9.可选地，所述频率合成芯片为数字式频率合成器芯片。
10.可选地，所述第一振荡器为恒温晶体振荡器。
11.可选地，所述信号优化模块包括锁相环和第二振荡器；所述锁相环，用于获取所述初始时钟信号，将所述初始时钟信号进行第一次优化后生成中间优化信号，并将所述中间优化信号传输给所述第二振荡器；所述第二振荡器，用于获取所述中间优化信号，将所述中间优化信号进行第二次优化后生成所述目标时钟信号。
12.可选地，所述第二振荡器，还用于将所述目标时钟信号返回给所述锁相环；所述锁相环，用于获取返回的所述目标时钟信号，根据所述目标时钟信号对所述中间优化信号进行修正后，传输给所述第二振荡器进行再次优化。
13.可选地，所述第二振荡器为压控晶体振荡器。
14.可选地，还包括时钟分发模块；所述信号优化模块，还用于将所述目标时钟信号传输给所述时钟分发模块；所述时钟分发模块，用于获取所述目标时钟信号，根据所述目标时钟信号生成n个分频时钟信号，其中，所述n为大于1的整数。
15.可选地，还包括处理器；所述处理器，用于生成配置信号，并将所述配置信号传输给所述信号处理模块和所述信号优化模块；所述信号处理模块，用于获取所述配置信号，并根据所述配置信号完成内部工作状态的配置；所述信号优化模块，用于获取所述配置信号，并根据所述配置信号完成内部工作状态的配置。
16.本技术实施例提供的上述技术方案与现有技术相比具有如下优点：本技术实施例提供的该电路，通过搭建授时器电路，生成需要的目标时钟信号。该电路不需要复杂的程序算法，仅通过元器件的搭建即可实现相应的授时功能，极大的降低了授时器的开发难度和整体成本，并且搭建成功后的电路，相位噪声和杂散等性能指标不会有明显下降。同时该电路结构简单，极容易应用于硬件电路板的开发中，进一步提高授时器的使用范围。
附图说明
17.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
18.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
19.图1为本技术实施例提供的授时器电路结构示意图；
20.图2为本技术实施例提供的包含信号处理模块内部结构的授时器电路结构示意图一；
21.图3为本技术实施例提供的包含信号处理模块内部结构的授时器电路连接示意图二；
22.图4为本技术实施例提供的包含信号优化模块内部结构的授时器电路结构示意图；
23.图5为本技术实施例提供的包含反馈回环路径的授时器电路结构示意图；
24.图6为本技术实施例提供的包含时钟分发模块的授时器电路结构示意图；
synthesizer，简称dds)芯片。本技术实施例中以dds芯片作为示例对频率合成芯片1021，能够实现对应功能的其他器件均可作为频率合成芯片1021，本技术的保护范围不以频率合成芯片的具体类型为限制。
40.本实施例中，第一振荡器1022为恒温晶体振荡器(oven controlled crystal oscillator，简称ocxo)。传统授时器中，ocxo用于生成时钟信号，ocxo输出的信号即为最终输出的时钟信号，而振荡器输出频率精度会受环境温度、电源和老化率等方面的影响，造成输出频率准确度降低。本实施例中，ocxo仅是dds芯片的工作时钟，用于生成dds芯片的芯片时钟信号，同时并非整个电路的末级，并非影响性能的关键点，极大降低对ocxo的要求，进一步减低成本，提高整个电路的抗干扰性。
41.信号优化模块103，用于获取初始时钟信号，将初始时钟信号进行优化处理后，生成目标时钟信号。
42.本实施例中，dds芯片输出的初始时钟信号相位噪声和杂散等性能非常差，难以满足高性能要求项目的技术指标。因此，增加信号优化模块103对初始时钟信号进行优化。
43.一个实施例中，如图4所示，信号优化模块103包括锁相环1031和第二振荡器1032。锁相环1031，用于获取初始时钟信号，以及获取第二振荡器1032传输的回馈信号后，根据初始时钟信号和回馈信号生成中间信号，并将中间信号传输给第二振荡器1032。第二振荡器1032，用于获取中间信号，对中间信号进行优化后，生成输出信号，将输出信号作为回馈信号传输给锁相环1031，并将性能指标趋于平稳的输出信号作为目标时钟信号。第二振荡器1032生成的输出信号为性能指标稳定的目标时钟信号后，第二振荡器1032将目标时钟信号作为回馈信号传输给锁相环1031，以使目标时钟信号的性能指标继续保持平稳。
44.这样，第二振荡器1032将输出信号作为回馈信号返回到锁相环1031，即可形成一个回环反馈的过程。锁相环1031通过对初始时钟信号和回馈信号进行处理，生成中间信号，第二振荡器1032对中间信号进行优化，生成输出信号，并再次将输出信号作为回馈信号，形成循环反馈的过程，使最终输出的目标时钟信号在频率精度保持初始时钟信号的同时，能够很好的提高该目标时钟信号性能指标，使其更加接近于第二振荡器1032的性能指标。
45.本实施例中，第二振荡器1032为压控晶体振荡器(voltage-controlled oscillator，简称vco)。
46.本实施例中，锁相环中包含环路滤波器，选用非常窄带的环路滤波器，可以滤除近端的相位噪声。而除了近端相位噪声的其他相位噪声主要由第二振荡器的相位噪声性能进行滤除。例如，环路滤波器带宽选择200hz，则相对远端如10khz相噪主要由第二振荡器实现。由于第二振荡器用于优化相位噪声和杂散等指标，在振荡器选型上，对频率标准要求相应降低，选型比ocxo更低级别的vco即可。
47.相对于传统授时器，通过复杂算法进行信号优化的方式，通过两次硬件元器件的叠加优化，得到满足频率准确度的目标时钟信号的同时，选用简单、廉价的元器件进一步降低了该授时器电路的成本。同时，性能较低的元器件的体积也相对较小，进一步缩小授时器电路的整体体积。
48.一个实施例中，如图6所示，该授时器电路还包括时钟分发模块104。信号优化模块103将目标时钟信号传输给时钟分发模块104后，时钟分发模块104根据目标时钟信号生成n个分频时钟信号，其中，n为大于1的整数。n可以根据硬件电路板的时钟电平和时钟路数等
需求来确定。该时钟分发模块104可以为时钟分发芯片。例如，当需求多路正弦波信号，并且谐波功率较低时，时钟分发模块104可以为多级功分器级联，并且每路时钟输出添加相应频率的低通滤波器。
49.通过将输出的目标时钟信号分为多个分频时钟信号，可以同时满足多个需求，且多个时钟信号之间不会产生不必要的干扰，提高授时器电路的使用效率。
50.本实施例中，时钟分发模块104的作用仅仅是将目标时钟信号分为多个分频时钟信号，目标时钟信号分为分频时钟信号后，其频率精度和性能指标并没有变化。所以，当授时器电路中包括时钟分发模块104时，可以由第二振荡器1032将输出信号作为回馈信号返回给锁相环1031，也可以由时钟分发模块104将输出信号作为回馈信号返回给锁相环1031，形成回环反馈的过程，以进一步对信号进行优化。
51.一个实施例中，如图7所示，该授时器电路还包括处理器105。
52.处理器105生成配置信号，并将配置信号传输给信号处理模块102和信号优化模块103。信号处理模块102获取配置信号后，并根据配置信号完成内部工作状态的配置。信号优化模块103获取配置信号后，并根据配置信号完成内部工作状态的配置。其中，完成内部工作状态的配置包括，根据配置信号启动工作或停止工作，以及根据配置信号更改内部工作状态等。
53.本实施例中，如图8所示，信号处理模块102包括频率合成芯片1021和第一振荡器1022，其中，频率合成芯片1021用于获取配置信号，并根据配置信号完成内部工作状态的配置。信号优化模块103包括锁相环1031和第二振荡器1032，其中，锁相环1031获取配置信号，并根据配置信号完成内部工作状态的配置。授时器电路包括时钟分发模块104时，时钟分发模块104同样可以获取配置信号，并根据配置信号完成内部工作状态的配置。这里选用时钟分发模块104将输出信号作为回馈信号反馈给锁相环1031，以形成回环反馈，对目标时钟信号进行优化。
54.传统授时器中的处理器，需要完成时钟同步算法、振荡器校准算法等复杂的过程，对处理器资源配置要求相对较高。本实施例中的处理器，仅对dds芯片、锁相环和第二振荡器进行配置，不需要额外算法，节省处理器资源，对处理器资源配置要求很低，可以选用价格更低的处理器设备，进一步降低成本。性能较低的处理器的体积也较小，进一步缩小授时器电路的整体体积。
55.本实施例中，授时器电路中信号流的传输方向如图9所示。信号获取模块101获取基准信号后，生成基准脉冲信号并传输给频率合成芯片1021。频率合成芯片1021获取并同步基准脉冲信号，将基准脉冲信号倍频生成初始时钟信号，并将初始时钟信号传输给锁相环1031。锁相环1031获取初始时钟信号和时钟分发模块104传输的回馈信号后进行处理，生成中间信号并传输给第二振荡器1032。第二振荡器1032对获取的中间信号进行优化，生成输出信号并传输给时钟分发模块104。
56.时钟分发模块104将输出信号作为回馈信号传输给所述锁相环1031，形成回环反馈，以不断重复的对输出信号进行优化，当输出信号的性能指标稳定后，即可将输出信号作为目标时钟信号。当输出信号的性能指标稳定后，时钟分发模块104仍然将目标时钟信号作为回馈信号返回给锁相环1031，以使目标时钟信号的性能指标继续保持平稳。时钟分发模块104还根据目标时钟信号，生成多个分频时钟信号，以供多种用途。
57.处理器105生成配置信号，并将配置信号分别传输给频率合成芯片1021，锁相环1031和时钟分发模块104。频率合成芯片1021，锁相环1031和时钟分发模块104分别根据获得的配置信号完成内部工作状态的配置。第一振荡器1022生成芯片时钟信号，并传输给频率合成芯片1021。频率合成芯片1021获取芯片时钟信号，并在所述芯片时钟信号频率下工作。
58.本实施例中，如图10所示，频率合成芯片1021为dds芯片，第一振荡器1022为ocxo，第二振荡器1032为vco。对该授时器电路输出的分频时钟信号，和业内同类型的传统授时器输出的时钟信号分别进行测试，测试得到的性能参数比较如下表1：
59.表1授时器电路与传统授时器性能参数比较表
[0060][0061]
通过表1中的参数比较可知，本实施例提供的授时器电路，在频率准确度、输出杂散和相位噪声等方面的性能，与传统授时器的性能基本持平，尤其是在10khz以外的噪声性能。该授时器电路已经满足通信产品、雷达产品等电子产品的精度要求的同时，在成本控制和体积大小等方面具有更大的优势。
[0062]
本技术提供的授时器电路，通过硬件元器件搭建整体电路，以实现授时功能。该电路不需要复杂的程序算法，仅通过元器件的搭建即可实现相应的授时功能，极大的降低了授时器的开发难度和整体成本，并且搭建成功后的电路，相位噪声和杂散等性能指标不会有明显下降。同时该电路结构简单，极容易应用于硬件电路板的开发中，进一步提高授时器的使用范围。该授时器电路使用的元器件均不需要运行复杂的算法，因此对元器件的性能要求较低，低性能的元器件不仅价格低廉，而且硬件体积相对较小，在降低成本的同时，使授时器电路的整体体积更小，更利于应用于各种环境，扩大授时器电路的使用范围。
[0063]
同时，利用现有的、且容易获得的基准信号，使授时过程更加简便和容易实现，不需要增加其他时钟发生装置来获取时钟信号，进一步简化授时器电路的实现方式，降低了授时器电路的成本。而通过将输出的目标时钟信号分为多个分频时钟信号，可以同时满足多个需求，且多个时钟信号之间不会产生不必要的干扰，提高授时器电路的使用效率。
[0064]
基于同一构思，本技术实施例中还提供了一种时钟信号处理方法，应用于以上实施例中所描述的授时器电路，该方法主要包括：
[0065]
信号获取模块获取基准信号，将基准信号转化成基准脉冲信号，并将基准脉冲信号传输给信号处理模块；
[0066]
信号处理模块获取基准脉冲信号，根据基准脉冲信号生成初始时钟信号，并将初始时钟信号传输给信号优化模块；
[0067]
信号优化模块获取初始时钟信号，将初始时钟信号进行优化处理后，生成目标时钟信号。
[0068]
其中，根据基准脉冲信号生成初始时钟信号，具体包括：信号处理模块中的频率合成器芯片获取并同步基准脉冲信号，将基准脉冲信号倍频生成初始时钟信号。
[0069]
其中，将初始时钟信号进行优化处理后，生成目标时钟信号，具体包括：
[0070]
信号优化模块中的锁相环获取初始时钟信号，输出中间信号传输给第二振荡器；
[0071]
信号优化模块中的第二振荡器获取中间信号，对中间信号进行优化后，生成输出信号，将输出信号作为回馈信号返回传输给锁相环；
[0072]
锁相环获取回馈信号，根据初始时钟信号和回馈信号更新中间信号，并将更新的中间信号传输给第二振荡器；
[0073]
锁相环和第二振荡器间的反馈回路，通过回馈信号不断重复优化过程，当输出信号的性能指标趋于平稳时，即可将输出信号作为目标时钟信号。
[0074]
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0075]
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。