上电复位电路及集成电路的制作方法

1.本发明涉及集成电路设计技术领域，具体涉及一种上电复位电路及集成电路。


背景技术：

2.在集成电路设计领域，各种集成电路都可以包括上电复位(por：power on reset)电路，其作用是保证在施加电源后，模拟和数字模块初始化至已知状态。基本por功能会产生一个内部复位脉冲或复位电平以避免“竞争”现象，并使器件保持静态，直至电源电压稳定或达到一个能保证正常工作的阈值。一旦电源电压达到阈值电压，por电路就会释放内部复位信号，状态机开始初始化，在初始化完成后，集成电路开始正常工作。
3.然而，现有技术的上电复位电路通常仅能分别保证慢上电(即慢速上电，上电速度低于预设阈值)或快上电(即快速上电，上电速度高于预设阈值)时的上电复位，无法同时保证慢上电和快上电情况下的上电复位。
4.因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。


技术实现要素：

5.为了解决上述技术问题，本发明提供了一种上电复位电路及集成电路，能够确保针对不同上电速度的电源电压均可做出相应的复位响应，并可以实现对电源电压的动态监测，可靠性更高。
6.根据本公开第一方面，提供了一种上电复位电路，包括：基准模块，用于产生参考电压和若干偏置电流；
7.快速上电检测模块，与所述基准模块连接于第一节点，用于在电源快速上电时激活，并根据不同的电源上电速度生成对应状态的控制信号；
8.阈值比较模块，与所述基准模块连接于第一节点，并与所述快速上电检测模块连接于第三节点，用于根据所述参考电压和阈值电压比较生成比较信号；
9.启动模块，与所述基准模块连接于第二节点，并与阈值比较模块中的比较器的第一供电端连接，用于在所述参考电压的建立过程中抬升所述第二节点的电压以启动所述基准模块，及用于在所述参考电压的建立过程中为所述比较器提供电流；
10.或非门，分别与所述阈值比较模块的输出端和所述第三节点连接，用于根据所述比较信号和所述控制信号生成复位信号，所述复位信号用于在有效时控制电路复位，
11.其中，所述快速上电检测模块在不同的电源上电速度下生成的所述控制信号的电平状态不同，所述阈值比较模块的比较过程受所述控制信号的不同电平状态控制，以确保对不同上电速度的电源电压均可正常响应，以及所述阈值比较模块具有迟滞特性。
12.可选地，所述阈值比较模块还与所述启动模块连接于第四节点，所述阈值比较模块还用于在所述基准模块启动后关闭所述启动模块。
13.可选地，在电源上电阶段，所述复位信号在电源电压小于第一阈值的情况下为有效状态，在电源电压大于第一阈值的情况下为无效状态。
14.可选地，所述阈值比较模块还用于在电源上电完成后监测所述电源电压，并在监测到电源发生改变且所述电源电压小于第二阈值时控制所述复位信号变化至有效状态。
15.可选地，所述第一阈值与所述第二阈值对应的数值大小不同。
16.可选地，所述基准模块包括：
17.第一晶体管，源极与电源端连接，栅极与漏极连接；
18.第二晶体管，源极与电源端连接，栅极与所述第一晶体管的栅极连接；
19.第一三极管，集电极与所述第一晶体管的漏极连接，发射极通过第一电阻与参考地连接；
20.第二三极管，集电极通过第二电阻与所述第二晶体管的漏极连接，发射极与参考地连接，基极分别与所述第一三极管的基极和所述第二三极管的集电极连接；
21.第一电容，连接于所述第二晶体管的漏极与参考地之间；
22.第二电容，连接于电源端与所述第一晶体管的栅极之间，
23.其中，所述第一晶体管和所述第二晶体管均为pmos管，所述第一三极管和所述第二三极管均为npn型三极管，
24.所述第一晶体管的栅极与所述第一节点连接，所述第二三极管的基极与所述第二节点连接，且所述基准模块于所述第二晶体管的漏极处产生所述参考电压。
25.可选地，所述快速上电检测模块包括：
26.第三晶体管，源极与电源端连接，漏极通过第三电容与参考地连接，栅极与所述第一节点连接；
27.第四晶体管，源极与参考地连接，漏极通过第四电容与电源端连接，栅极与所述第三晶体管的漏极连接；
28.第三电阻，连接于所述第四晶体管的漏极与参考地之间；
29.缓冲器，供电端分别与电源端和参考地连接，输入端与所述第四晶体管的漏极连接，输出端生成所述控制信号，
30.其中，所述第三晶体管为pmos晶体管，所述第四晶体管为nmos晶体管，
31.所述缓冲器的输出端与所述第三节点连接。
32.可选地，所述启动模块包括：
33.第五晶体管，源极与电源端连接，漏极通过第四电阻与所述第二节点连接，栅极与所述第四节点连接；
34.第六晶体管，源极与电源端连接，漏极通过第五电阻与所述比较器的第一供电端连接，栅极与所述第四节点连接；
35.第五电容，连接于所述第四节点与参考地之间，
36.其中，所述第五晶体管和所述第六晶体管均为pmos晶体管。
37.可选地，所述阈值比较模块还包括：
38.第七晶体管，源极与电源端连接，栅极与所述第一节点连接，漏极与所述第四节点连接；
39.第八晶体管，源极与所述电源端连接，栅极与所述第一节点连接，漏极与所述比较器的第一供电端连接；
40.第六电阻、第七电阻和第八电阻，所述第六电阻、所述第七电阻和所述第八电阻依
次串联于所述第四节点与参考地之间；
41.第九晶体管，源极与所述第四节点连接，漏极通过所述第六电阻与所述第四节点连接，栅极与所述比较器的输出端连接；
42.第十晶体管，漏极与所述比较器的反相输入端连接，源极与参考地连接，栅极与所述第三节点连接；
43.第六电容，连接于电源端与所述比较器的反相输入端之间；
44.第七电容，连接于所述比较器的反相输入端与参考地之间，
45.其中，所述比较器的同相输入端为接收所述参考电压，且所述比较器的反相输入端还通过所述第八电阻与参考地连接，以及
46.所述第七晶体管、所述第八晶体管和所述第九晶体管均为pmos晶体管，所述第十晶体管为nmos晶体管。
47.可选地，所述第六电阻和所述第七电阻的阻值之和与所述第八电阻的阻值的比值，与所述第七电容和所述第六电容的容值的比值相同。
48.根据本公开第二方面，提供了一种集成电路，包括：如上述的上电复位电路。
49.本发明的有益效果是：本公开涉及一种上电复位电路及集成电路，采用快速上电检测模块在电源电压快速上电时激活，并根据电源电压的不同上电速度生成对应电平状态的控制信号，可以保证电源电压在慢上电和快速上电时都可进行正常的响应，同时采用阈值比较模块根据不同电平状态的控制信号，控制比较器的比较过程，以实现在不同的上电速度下均能够根据系统电源电压的要求产生满足条件的复位信号。在产生复位信号的过程中，由于采用控制信号保证复位信号的稳定，且没有现有上电复位电路中对应慢上电复位信号和对应快上电复位信号间的串并关系，可靠性和稳定性更高，实现了高可靠性复位。
50.另一方面，本公开中的阈值比较模块还可以在电源上电后实现对电源电压的监测，并在电源电压发生改变且超过一定阈值后改变复位信号的状态以触发por电路再次复位，实现了对电源电压的动态监测，更进一步的保证了复位信号的可靠性。
51.应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
52.通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。
53.图1示出根据本公开实施例提供的上电复位电路的结构框图；
54.图2a示出根据本公开实施例提供的上电复位电路中基准模块和快速上电检测模块的电路结构示意图；
55.图2b示出根据本公开实施例提供的上电复位电路中启动模块和阈值比较模块的电路结构示意图；
56.图3示出根据本公开实施例提供的慢速上电时上电复位电路中各电压信号的时序波形图；
57.图4示出根据本公开实施例提供的快速上电时上电复位电路中各电压信号的时序波形图。
具体实施方式
58.为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
59.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
60.下面，参照附图对本发明进行详细说明。
61.参考图1，图1示出根据本公开实施例提供的上电复位电路的结构框图。
62.如图1所示，本公开中，上电复位电路包括：基准模块100、快速上电检测模块200、启动模块300、阈值比较模块400和或非门500。
63.其中，基准模块100与快速上电检测模块200连接于第一节点，基准模块100与启动模块300连接于第二节点。阈值比较模块400分别与基准模块100连接于第一节点，与快速上电检测模块200连接于第三节点(该第三节点上的信号对应为pwr_kick)，与启动模块300连接于第四节点(该第四节点上的信号对应为sw_vdd)。或非门500的第一输入端与快速上电检测模块200连接于第三节点，或非门500的第二输入端与阈值比较模块400的输出端连接。
64.本公开中，基准模块100为用于产生参考电压v
ref
和若干偏置电流。快速上电检测模块200为用于在电源电压vdd快速上电时激活，以在电源上电时根据不同的电源上电速度生成具有相应的电平状态的控制信号pwr_kick；阈值比较模块400为用于对参考电压v
ref
与阈值电压进行比较，并根据比较结果生成对应的比较信号cmp，其中，该比较过程受控于控制信号pwr_kick；启动模块300为用于在参考电压v
ref
建立过程中抬升第二节点的电压以启动基准模块100，及用于在参考电压的建立过程中为阈值比较模块400中的比较器提供电流；或非门500为用于根据比较信号cmp和控制信号pwr_kick生成满足系统电源电压要求的复位信号porb。其中，快速上电检测模块200于不同的电源上电速度下生成的控制信号pwr_kick的电平状态不同，阈值比较模块400的比较过程受控制信号pwr_kick的不同电平状态控制，并且具有迟滞特性，以确保对不同上电速度的电源电压vdd均可正常可靠响应。
65.本公开中，在电源的上电阶段，复位信号porb在电源电压vdd小于第一阈值(记为vdd1)的情况下为有效状态(如为低电平有效)，在电源电压vdd大于第一阈值vdd1的情况下为无效状态。
66.进一步地，阈值比较模块400还用于在基准模块100启动后关闭启动模块300。如此，可以实现启动模块300仅在参考电压v
ref
建立的过程中工作，在电路启动后，启动模块300关闭，以降低电路功耗和避免在电路工作时启动模块300对电路工作产生影响。
67.更进一步地，阈值比较模块400还用于在电源上电完成后监测电源电压vdd，并在监测到电源发生改变且电源电压vdd小于第二阈值(记为vdd2)时控制复位信号porb变化至有效状态，以触发por电路再次复位。如此，本公开中的上电复位电路可以实现对电源电压的动态监测，并实现对不同电源电压上电速度的相应复位响应。
68.参考图2a和图2b，图2a示出根据本公开实施例提供的上电复位电路中基准模块和快速上电检测模块的电路结构示意图，图2b示出根据本公开实施例提供的上电复位电路中
启动模块和阈值比较模块的电路结构示意图。在本公开的其中一个实施例中，基准模块100包括：第一晶体管mp1、第二晶体管mp2、第一三极管q0、第二三极管q1、第一电容c0、第二电容c1、第一电阻r0和第二电阻r1。其中，第一晶体管mp1的源极与电源端连接，第一晶体管mp1的栅极(即对应为第一节点)与第一晶体管mp1的漏极连接。第二晶体管mp2的源极与电源端连接，第二晶体管mp2的栅极与第一晶体管mp1的栅极连接。第一三极管q0的集电极与第一晶体管mp1的漏极连接，第一三极管q0的发射极通过第一电阻r0与参考地连接。第二三极管q1的集电极通过第二电阻r1与第二晶体管mp2的漏极连接，第二三极管q1的发射极与参考地连接，第二三极管q1的基极(即对应为第二节点)分别与第一三极管q0的基极和第二三极管q1的集电极连接。第一电容c0连接于第二晶体管mp2的漏极与参考地之间；第二电容c1连接于电源端与第一晶体管mp1的栅极之间。其中，第一晶体管mp1和第二晶体管mp2均为pmos管，第一三极管q0和第二三极管q1均为npn型三极管，且基准模块100于第二晶体管mp2的漏极处产生参考电压v
ref
。
69.基于基准模块100的电路结构可知，第一晶体管mp1和第二晶体管mp2组成电流镜，且基准模块100所产生的参考电压v
ref
是与温度无关、与电源无关的稳定电压。
70.该实施例中，快速上电检测模块200包括：第三晶体管mp3、第四晶体管mn1、第三电阻r2、第三电容c2、第四电容c3和缓冲器u1。第三晶体管mp3的源极与电源端连接，第三晶体管mp3的漏极通过第三电容c2与参考地连接，第三晶体管mp3的栅极与第一节点连接(即与第一晶体管mp1的栅极连接)。第四晶体管mn1的源极与参考地连接，第四晶体管mn1的漏极通过第四电容c3与电源端连接，第四晶体管mn1的栅极与第三晶体管mp3的漏极连接。第三电阻r2连接于第四晶体管mn1的漏极与参考地之间。缓冲器u1的供电端分别与电源端和参考地连接，缓冲器u1的输入端与第四晶体管mn1的漏极连接，缓冲器u1的输出端(即对应为第三节点)生成控制信号pwr_kick。其中，第三晶体管mp3为pmos晶体管，第四晶体管mn1为nmos晶体管。
71.该实施例中，启动300模块包括：第五晶体管mp6、第六晶体管mp7、第四电阻r3、第五电阻r4和第五电容c4。第五晶体管mp6的源极与电源端连接，第五晶体管mp6的漏极通过第四电阻r3与第二节点连接(即与第二三极管q1的基极连接)，第五晶体管mp6的栅极与第四节点连接。第六晶体管mp7的源极与电源端连接，第六晶体管mp7的漏极通过第五电阻r4与比较器u1的第一供电端连接，第六晶体管mp7的栅极与第四节点连接(即与第五晶体管mp6的栅极连接)。第五电容c4连接于第四节点与参考地之间(即连接于第五晶体管mp6的栅极与参考地之间)。其中，第五晶体管mp6和第六晶体管mp7均为pmos晶体管。
72.该实施例中，阈值比较模块400包括：比较器u2、第七晶体管mp4、第八晶体管mp5、第九晶体管mp8、第十晶体管mn2、第六电阻r
d0
、第七电阻r
d1
、第八电阻r
d2
、第六电容c
d1
和第七电容c
d2
。第七晶体管mp4的源极与电源端连接，第七晶体管mp4的栅极与第一节点连接，第七晶体管mp4的漏极与第四节点连接。第八晶体管mp5的源极与电源端连接，第八晶体管mp5的栅极与第一节点连接，漏极与比较器u2的第一供电端连接，比较器u2的第二供电端与参考地连接。第六电阻r
d0
第七电阻r
d1
和第八电阻r
d2
依次串联于第四节点与参考地之间。第九晶体管mp8的源极与第四节点连接，第九晶体管mp8的漏极通过第六电阻与第四节点连接，第九晶体管mp8的栅极与比较器u2的输出端连接。第十晶体管mn2的漏极与比较器u2的反相输入端连接，第十晶体管mn2的源极与参考地连接，第十晶体管mn2的栅极与第三节点连接。
第六电容c
d1
连接于电源端与比较器u2的反相输入端之间。第七电容c
d2
连接于比较器u2的反相输入端与参考地之间，比较器u2的同相输入端为接收参考电压v
ref
，且比较器u2的反相输入端还通过第八电阻r
d2
与参考地连接。其中，第七晶体管mp4、第八晶体管mp5和第九晶体管mp8均为pmos晶体管，第十晶体管mn2为nmos晶体管。
73.参考图3和图4，图3示出根据本公开实施例提供的慢速上电时上电复位电路中各电压信号的时序波形图，图4示出根据本公开实施例提供的快速上电时上电复位电路中各电压信号的时序波形图，其工作原理如下：
74.1)启动过程：
75.在电源电压vdd上电前，上电复位电路中的各电容内均没有存储电荷，电路的每个节点的初始电压均为“0”。
76.在电源电压vdd开始上电时(对应图3中的t0时刻和图4中的t
10
时刻)，第二电容c1感应到电源电压vdd，使得第一节点上的电压v
pg
开始跟随电源电压vdd而变化，此时第一晶体管mp1和第二晶体管mp2还处于关断状态，其上没有电流流过，参考电压v
ref
、第二节点上的电压v
be
和第四节点上的电压sw_vdd也均处于零电位状态。
77.在t1时刻，电源电压vdd高于第五晶体管mp6和第六晶体管mp7的导通阈值电压，使得第五晶体管mp6和第六晶体管mp7导通，启动模块300开启，进而分别为第二节点即基准模块100中第二三极管q1的基级和阈值比较模块400中比较器u2的第一供电端注入工作电流，使得第二节点上的电压v
be
的电压值被抬升，基准模块100被启动。同时也使得比较器u2开始工作。
78.基准模块100启动后，第一节点上的电压v
pg
开始低于电源电压vdd，使得在第一晶体管mp1上产生有第一偏置电流i1，同时由于第一晶体管mp1与第二晶体管mp2的镜像关系，在第二晶体管mp2上也产生有镜像自第一偏置电流i1的第二偏置电流i2。同时，基于第一晶体管mp1分别与第三晶体管mp3、第七晶体管mp4以及第八晶体管mp5的镜像关系，使得第三晶体管mp3、第七晶体管mp4以及第八晶体管mp5上分别对应第一偏置电流i1的第三偏置电流i3、第四偏置电流i4和第五偏置电流i5被建立。此时，随着电源电压vdd的建立，在t2时刻，第七晶体管mp4对第四节点的上拉能力强于第六电阻r
d0
、第七电阻r
d1
和第八电阻r
d2
对第四节点的下拉能力，进而将第四节点上的电压sw_vdd拉高并跟随电源电压vdd而变化，进而使得第五晶体管mp6和第六晶体管mp7关断，控制启动模块300关闭。
79.2)慢速上电过程：
80.结合图2a、图2b和图3，在基准模块100启动后，偏置电流i1～i5被建立。其中，第三偏置电流i3对第三电容c2进行充电，使得第三晶体管mp3的漏极上的电压v
ng
逐渐升高。
81.在t3时刻，电压v
ng
高于第四晶体管mn1的导通阈值电压，使得第四晶体管mn1作为下拉管被导通，进而将缓存器u1的输入端电压v
x
拉低，电压v
x
经过缓冲器u1整形后即于第三节点处输出低电平的控制信号pwr_kick。
82.比较器u2的反相输入端所接收的电压v
div
是对电压sw_vdd分压后产生的，在t2时刻后，电压sw_vdd等于电源电压vdd，即电压v
div
等效为对电源电压vdd分压。由于电源电压vdd的上电速度较慢，且低于参考电压v
ref
的建立速度，使得t3时刻比较器u2的同相输入端的电压v
ref
大于其反相输入端的电压v
div
，进而比较器u2输出的比较信号cmp为高电平(电压值相当于电源电压vdd)。由于复位信号porb是由控制信号pwr_kick和比较信号cmp或非后
输出的，因此此时的复位信号porb为低电平。
83.在t4时刻，电源电压vdd超过第一阈值电压vdd1，进而使得分压后的电压v
div
处于大于参考电压v
ref
的状态，进而比较器u2于t4时刻开始输出低电平的比较信号cmp，并最终使得复位信号porb由低电平的有效状态变化至高电平的无效状态，完成对电源电压的上电复位。其中，电压v
div
与参考电压v
ref
的大小关系发生翻转时的第一阈值电压vdd1可由式(1)计算获得：
[0084][0085]
与此同时，在电路上电完成后的正常工作阶段内，电压v
ng
会逐渐升高至与电源电压vdd等电位的状态，此时第三晶体管mp3中没有电流流过，且电流i4也仅为电阻流过的电流，上电过程中电流动态工作，实现了低功耗特性。
[0086]
3)快速上电过程：
[0087]
结合图2a、图2b和图4，当电源电压vdd快速上电时，即参考电压v
ref
的建立速度低于电源电压vdd的上电速度，此时快速上电检测模块300被激活工作。
[0088]
首先，第四电容c3感应到电源电压vdd，使得电压v
x
跟随电源电压vdd快速变化，进而电压v
x
经缓冲器u1整形后产生的控制信号pwr_kick为高电平状态。
[0089]
在t
11
时刻，电源电压vdd完成快速上电，高电平的控制信号pwr_kick使得第十晶体管mn2导通，进而将比较器u2的反相输入端电压v
div
下拉至低电平状态，保证了在参考电压v
ref
建立之前，比较器u2的同相端电压始终大于其反相端电压，此时，比较器u2输出的比较信号cmp始终为高电平状态，并最终使得复位信号porb于此阶段内为低电平状态。
[0090]
在t
12
时刻，参考电压v
ref
和偏置电流i1～i5被建立，第三偏置电流i3开始对第三电容c2充电，使得电压v
ng
逐渐升高。
[0091]
在t
13
时刻，电压v
ng
高于第四晶体管mn1的导通阈值电压，使得第四晶体管mn1作为下拉管导通，进而将电压v
x
拉低，使得控制信号pwr_kick变为低电平，比较器u2的反相输入端电压v
div
开始升高。
[0092]
与此同时，第七电容c
d2
和第八电阻r
d2
组成rc网络，使得电压v
div
开始以时间常数τ被建立，其中，τ＝r
d2
*c
d2
。
[0093]
在t
14
时刻，电压v
div
的电压值超过参考电压v
ref
的电压值，使得比较器u2输出端比较信号cmp变为低电平，并最终使得复位信号porb由低电平变为高电平，完成对电源电压的上电复位。其中，电压v
div
的最终电压值为：
[0094][0095]
需要说明的是，在此过程中，由于参考电压v
ref
的建立速度慢于电源电压vdd的上电速度，使得复位信号porb的脉冲宽度主要是由rc网络的时间常数τ确定。而由于在第七电容c
d2
的容值和第八电阻r
d2
的阻值不变的情况下，时间常数τ也基本固定，所以本公开中的上电复位电路可以在不同上电速度的快速上电过程中，保持复位信号porb的脉冲宽度大致相当，有效实现复位信号porb的稳定性。
[0096]
基于上述描述可知，本公开中的上电复位电路能够基于快速上电检测模块200和
阈值比较模块400确保针对不同上电速度的电源电压均可做出相应的复位响应，尤其是在快速上电过程中，能够确保复位信号porb的脉冲宽度基本不随电源电压的上电速度的变化而变化，稳定性和可靠性更高。
[0097]
4)电源电压监测(掉电监测)过程：
[0098]
结合图2a、图2b和图3，在上电复位电路复位结束后，比较器u2输出的比较信号cmp为低电平，使得第九晶体管mp8导通，进而将第六电阻r
d0
短路，此时电压v
div
为仅由第七电阻r
d1
和第八电阻r
d2
对电源电压vdd分压产生。
[0099]
电源电压vdd开始掉电后，如在t5时刻，电源电压vdd处于低于阈值电压vdd2的状态，此时有v
ref
》v
div
，进而比较器u2输出的比较信号cmp变为高电平，并最终使得复位信号porb由高电平变低电平，触发por电路再次复位。其中，第二阈值电压vdd2可由式(3)计算获得：
[0100][0101]
在t6时刻，电源电压vdd掉电使的参考电压v
ref
的电压值开始变低，并在t7时刻变为“0”。
[0102]
进一步地，由式(1)和式(3)可知，电源电压vdd上电过程中对应的第一阈值电压vdd1与其掉电过程中对应的第二阈值电压vdd2的大小不同，具体如为vdd1》vdd2，进而产生了δv(＝vdd1-vdd2)的迟滞电压，从而实现了电路的迟滞特性。
[0103]
同理可知，复位结束后，若电源电压vdd产生如毛刺或者短脉冲等导致电源电压发生变化时，第六电容c
d1
和第七电容c
d2
对电源电压vdd分压。此时若电源电压vdd幅值的下降深度较浅，即电源电压vdd的电压变化值v
drp
较小，则不会触发复位信号porb发生电平翻转。只有当电源电压vdd幅值的下降深度超过第二阈值电压vdd2后，即电源电压vdd的电压变化值v
drp
》vdd-vdd2的情况下，才会触发复位信号porb发生电平翻转，产生再次复位。如此，实现了对电源电压vdd的动态监测，更进一步的保证复位信号porb的可靠性。
[0104]
其中，为确保对电源电压vdd的精准监测，本公开的上电复位电路中，第六电容c
d1
和第七电容c
d2
的容值与第六电阻r
d0
、第七电阻r
d1
和第八电阻r
d2
的阻值之间应满足以下关系式：
[0105][0106]
另一方面，本公开还涉及一种集成电路，该集成电路中包含有如上述图1至图4中所描述的上电复位电路。
[0107]
综上，本公开所涉及的上电复位电路及集成电路，采用快速上电检测模块在电源电压快速上电时激活，并根据电源电压的不同上电速度生成对应状态的控制信号，可以保证电源电压在慢上电和快速上电时都可进行正常的响应，同时采用阈值比较模块根据不同的电平状态的控制信号控制比较器的输入端，以实现在不同的上电速度下均能够根据系统电源电压的要求产生满足条件的复位信号。在产生复位信号的过程中，由于采用相应的控制信号保证复位信号的稳定，且没有现有上电复位电路中对应慢上电复位信号和对应快上电复位信号间的串并关系，可靠性和稳定性更高，实现了高可靠性复位。
[0108]
另一方面，本公开中的阈值比较模块还可以在电源上电后实现对电源电压的监测，并在电源电压发生改变且超过一定阈值后改变复位信号的状态以触发por电路再次复位，实现了对电源电压的动态监测，更进一步的保证了复位信号的可靠性。
[0109]
应当说明的是，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0110]
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。