上电复位电路的制作方法

本实用新型涉及集成电路领域，具体地，涉及上电复位电路。

背景技术：

地磁场作为地球的重要资源，其在航天航空、交通通讯、国防建设、地震预报等方面有着重要的应用。基于地磁场的重要价值，磁传感器作为测量磁场大小的传感器元件得到广泛关注，其中各向异性磁阻传感器由于高灵敏度、高可靠性、良好线性、低功耗、易于微型化等优点在实际应用中最为普遍。各向异性磁阻传感器中的各向异性磁阻在不同方向的磁场下阻值会发生变化，由各向异性磁阻构成的惠斯通电桥可以将磁阻的阻值变化转化成电压变化，进而通过测量电压差来计算磁场大小。为了使磁阻具有较高的灵敏度，需要在测试时通过置位/复位(set/reset)电路使各向异性磁阻的内部排列整齐。

复位电路，顾名思义，就是将电路恢复到初始状态的电路。一般来说，不同复位电路启动的手段有所不同。一是在给电路通电时马上进行复位操作；二是在必要时可以由手动操作。电路通电时马上进行复位操作的复位电路被称为por(poweronreset，上电复位)电路，已被广泛地集成到soc芯片中。一个电路系统在上电初期，电源电压还未达到稳定的预期状态，电路节点电压和逻辑状态是不稳定的，可能会造成系统的错误运行。为了使系统从一个预定的初始状态开始工作，需要使用上电复位电路在上电初期产生一个复位信号，使系统初始化。通常情况下，要求上电复位电路在电源电压超过检测阈值后能够提供一定的延迟时间后输出有效信号，以确保电路在稳定的电源电压条件下工作。

随着集成电路工艺尺寸的不断缩小，使芯片内部可以集成更多的电路，但仍需要集成电路设计工作者们在实现电路功能的前提下尽可能缩减芯片面积，因为芯片面积的增加意味着更多的流片成本。然而，上电复位电路中实现延时检测却面临着实现较大的延时就会占用过大的芯片面积的问题。

另外，由于各向异性磁阻阻值小，流过磁阻的电流大，在进行置位/复位时会使电源电压产生较大毛刺，影响上电复位信号，使电源在没有满足上电复位电路的触发条件时进行复位。

技术实现要素：

鉴于上述内容，本实用新型的目的在于提供一种上电复位电路，检测到掉电时通过延时电路实现复位信号的延时，避免由于电源毛刺造成的误复位。

根据本实用新型的第一方面，提供一种上电复位电路，包括：复位信号产生电路，接收外部电源的电压信号，输出第一复位信号；延时电路，与所述复位信号产生电路连接，接收第一复位信号，并对第一复位信号延时，输出第二复位信号；其中，所述延时电路包括振荡器电路和窄脉冲产生电路，其中，所述振荡器电路根据所述第一复位信号产生时钟信号；所述窄脉冲产生电路用于根据时钟信号和所述第一复位信号产生第二复位信号；当所述第一复位信号的低电平维持时间小于预设时间时，所述第二复位信号无效；当所述第一复位信号的低电平维持时间不小于预设时间时，所述第二复位信号有效。

优选地，所述窄脉冲产生电路包括：分频电路，将时钟信号进行2ⁿ分频，输出分频信号，其中，n为正整数；触发器，接收第一复位信号por0、所述分频信号以及所述电压信号，并根据所述第一复位信号、所述分频信号和所述电压信号输出第二复位信号；其中，当所述第一复位信号出现低电平时，在所述分频信号未出现上升沿时所述第二复位信号无效；在所述分频信号出现上升沿时所述第二复位信号有效。

优选地，所述分频信号的周期为时钟信号的周期的2ⁿ倍，4≤n≤8。

优选地，所述预设时间为所述分频信号的周期。

优选地，所述复位信号产生电路包括：第一电流镜单元，接收所述电压信号，产生第一偏置电流；第二电流镜单元，接收所述电压信号，且与所述第一电流镜单元连接，根据第一偏置电流产生第二偏置电流；上电电路单元，与所述第一电流镜单元和第二电流镜单元连接，根据第一偏置电流和第二偏置电流产生电压翻转信号；输出控制单元，与所述第二电流镜单元和上电电路单元连接，用于根据第二偏置电流和电压翻转信号产生第一复位信号和反馈控制信号；反馈控制单元，与所述第一电流镜单元、所述输出控制单元和上电电路单元连接，用于根据所述第一偏置电流和所述反馈控制信号产生反馈信号，并反馈至上电电路单元。

优选地，所述第一电流镜单元包括第一晶体管和第十晶体管至第十三晶体管，其中，所述第一晶体管的栅极与接地端连接，漏极与所述第十晶体管的漏极连接，其源极接收所述电压信号，所述第十晶体管的栅极与其自身的漏极连接，其源极与接地端连接，所述第十一晶体管的栅极与所述第十晶体管的栅极连接，其源极与接地端连接，其漏极与所述第二电流镜单元连接，所述第十二晶体管的栅极与所述第十一晶体管的栅极连接，其源极与接地端连接，其漏极与所述上电电路单元连接，所述第十三晶体管的栅极与所述第十一晶体管的栅极连接，其源极与接地端连接，其漏极与所述反馈控制单元和输出控制单元连接。

优选地，所述第一晶体管为p型晶体管，所述第十至所述第十三晶体管为n型晶体管。

优选地，所述第二电流镜单元包括第二晶体管、第四晶体管和第七晶体管，其中，所述第二晶体管的栅极与其自身的漏极相连，其源极接收所述电压信号，所述第四晶体管的栅极与第二晶体管的栅极连接，其源极接收所述电压信号，其漏极与所述上电电路单元连接，所述第七晶体管的栅极与第四晶体管的栅极连接，其源极接收所述电压信号，其漏极与所述输出控制单元连接。

优选地，所述第二晶体管、第四晶体管以及第七晶体管为p型晶体管。

优选地，所述上电电路单元包括第三晶体管、第五晶体管、第六晶体管和第一电容，其中，所述第三晶体管的栅极与自身的漏极连接，且其漏极同时与接地端连接，其源极与所述第二电流镜单元连接；所述第五晶体管的栅极与其自身的漏极连接，其漏极与所述第一电流镜单元连接，其源极与所述第三晶体管的源极连接；所述第六晶体管的栅极与所述第五晶体管的栅极连接，其漏极与第一电流镜单元和所述输出控制单元连接，其源极与所述第八晶体管的漏极连接；所述第一电容连接在所述第五晶体管的栅极与接地端之间。

优选地，所述第三晶体管、第五晶体管、第六晶体管为p型晶体管。

优选地，所述输出控制单元包括第十四晶体管、第二电容以及第一反相器至第三反相器，其中，所述第一反相器的输入端与所述第一电流镜单元以及所述上电电路单元连接；所述第十四晶体管的栅极与所述第一反相器的输出端连接，其源极与接地端连接，其漏极与第二反相器的输入端以及所述第二电流镜单元连接；所述第二电容连接在所述第二反相器的输入端与接地端之间，所述第三反相器的输入端与所述第二反相器的输出端连接，其输出端输出所述第一复位信号；所述第二反相器的输出端输出所述反馈控制信号。

优选地，第十四晶体管为n型晶体管。

优选地，所述反馈控制单元包括第八晶体管、第九晶体管和第十五晶体管，其中，所述第八晶体管的栅极与所述第九晶体管的栅极共同连接至接地端，其漏极与所述第九晶体管的源极连接，其源极接收所述电压信号；所述第九晶体管的漏极与所述第十五晶体管的漏极连接，所述第十五晶体管的栅极与所述输出控制单元连接，其源极与接地端连接。

优选地，所述第八晶体管和第九晶体管为p型晶体管，所述第十五晶体管为n型晶体管。

优选地，所述振荡器电路包括：反馈信号生成单元，根据所述时钟信号产生反馈信号；时钟信号生成单元，接收所述第一复位信号和所述反馈信号，并根据第一复位信号以及反馈信号产生时钟信号。

优选地，所述时钟信号生成单元包括第四反相器、第五反相器、第六反相器、与非门和第三电容，所述第四反相器的输入端接收所述第一复位信号，输出端与所述与非门的第一输入端连接；所述第五反相器的输入端接收所述反馈信号，输出端与所述第六反相器的输入端连接；所述第六反相器的输出端与所述与非门的第二输入端连接；所述第三电容连接在所述第五反相器的输入端和所述第六反相器的输出端之间；所述与非门的输出端输出所述时钟信号。

优选地，所述反馈信号生成单元包括第一电阻、第二电阻以及第四电容和第五电容，其中，所述第一电阻和所述第二电阻串联连接在所述时钟信号生成单元接收反馈信号的一端和所述时钟信号生成单元输出时钟信号的一端之间；所述第四电容连接在所述时钟信号生成单元接收反馈信号的一端和接地端之间，所述第五电容连接在所述第一电阻与第二电阻的连接节点和接地端之间。

优选地，所述上电复位电路与磁阻传感器相连接，保证所述磁阻传感器的有效延时。

优选地，所述上电复位电路用于磁力计。

本实用新型提供的上电复位电路通过增加延时电路实现复位信号的延时，避免由于较大的电源毛刺造成的误复位，进而确保电路正常工作。同时，本实用新型没有采用传统的rc滤波结构对复位信号进行延时，而是通过对第一复位信号经振荡器电路处理后产生时钟信号，之后对时钟信号进行分频产生第二复位信号，所以本申请的延时电路占用的芯片面积较小，降低产品的成本，提高产品的竞争力。

附图说明

通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚。

图1示出根据本实用新型实施例的上电复位电路的示意性框图。

图2示出根据本实用新型实施例的复位信号产生电路的结构框图。

图3示出图2中复位信号产生电路的电路图。

图4示出根据本实用新型实施例的振荡器电路的结构框图。

图5示出图4中振荡器电路的电路图。

图6示出根据本实用新型实施例的窄脉冲产生电路的电路图。

图7示出根据本实用新型实施例的上电复位电路的信号波形图。

具体实施方式

以下将参照附图更详细地描述本实用新型的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

图1示出根据本实用新型实施例的上电复位电路的示意性框图。

如图1所示，所述上电复位电路包括复位信号产生电路100和延时电路200，其中，复位信号产生电路100用于接收外部电源的电压信号vdd，输出第一复位信号por0，延时电路200与复位信号产生电路100连接，用于接收第一复位信号por0，并对第一复位信号por0延时输出第二复位信号por，其中，延时电路200包括振荡器电路201和窄脉冲产生电路202，振荡器电路201根据第一复位信号por0产生时钟信号clk，窄脉冲产生电路202用于根据时钟信号clk和第一复位信号por0产生第二复位信号por。

在本实施例中，在电源上电过程中，复位信号产生电路100输出端的输出电压随着外部电源的电压信号vdd而变化。当电源电压上升到一定电压时，复位信号产生电路100输出端的输出电压值跳变到vdd，此时第一复位信号por0为高电平信号。而当电源上电检测到掉电(powerglitch)时，复位信号产生电路100输出端的输出电压值跳变到0，此时第一复位信号por0为低电平信号，且维持一定时长。

图2示出根据本实用新型实施例的复位信号产生电路的结构框图，图3示出图2中复位信号产生电路的电路图。

如图2和图3所示，复位信号产生电路100包括：第一电流镜单元101、第二电流镜单元102、输出控制单元104和反馈控制单元105，以及上电电路单元103。

其中，第一电流镜单元101，用于产生第一偏置电流。

在本实施例中，第一电流镜单元101包括第一晶体管m1、第十至第十三晶体管m10-m13，其中，第一晶体管m1的栅极与接地端gnd连接，漏极与第十晶体管m10的漏极连接，其源极接收所述电压信号vdd，第十晶体管m10的栅极与其自身的漏极连接，源极与接地端gnd连接，第十一晶体管m11的栅极与第十晶体管m10的栅极连接，源极与接地端gnd连接，漏极与第二电流镜单元102连接，第十二晶体管m12的栅极与第十一晶体管m11的栅极连接，源极与接地端gnd连接，其漏极与上电电路单元103连接，第十三晶体管m13的栅极与第十一晶体管m11的栅极连接，源极与接地端gnd连接，其漏极与反馈控制单元105和输出控制单元104连接。

第二电流镜单元102，与第一电流镜单元101连接，用于根据第一偏置电流产生第二偏置电流。

在本实施例中，第二电流镜单元102包括第二晶体管m2、第四晶体管m4和第七晶体管m7，其中，第二晶体管m2的栅极与其自身的漏极相连，其源极接收所述电压信号vdd，其漏极与第一电流镜单元101连接；第四晶体管m4的栅极与第二晶体管m2的栅极连接，其源极接收所述电压信号vdd，其漏极与上电电路单元103连接；第七晶体管m7的栅极与第四晶体管m4的栅极连接，其源极接收所述电压信号vdd，其漏极与输出控制单元104连接。

上电电路单元103，与第一电流镜单元101和第二电流镜单元102连接，用于根据第一偏置电流和第二偏置电流产生电压翻转信号。

在本实施例中，上电电路单元103包括第三晶体管m3、第五晶体管m5、第六晶体管m6和第一电容c1，其中，第三晶体管m3的栅极与自身的漏极连接，且漏极同时与接地端gnd连接，其源极与第二电流镜单元102中的第四晶体管m4的漏极连接；第五晶体管m5的栅极与其自身的漏极连接，漏极与第一电流镜单元101中的第十二晶体管m12的漏极连接，其源极与第三晶体管m3的源极连接；所述第六晶体管的栅极与所述第五晶体管的栅极连接，其漏极与第一电流镜单元和所述输出控制单元连接，其源极与所述反馈控制单元105连接；第一电容c1连接于第五晶体管m5的栅极与接地端gnd之间，。

输出控制单元104，与第二电流镜单元102和上电电路单元103连接，用于根据第二偏置电流和电压翻转信号产生第一复位信号和反馈控制信号。

在本实施例中，输出控制单元104包括第十四晶体管m14、第二电容c2以及第一反相器至第三反相器u1-u3，其中，所述第一反相器u1的输入端与所述第一电流镜单元101以及所述上电电路单元103连接；第十四晶体管m14的栅极与第一反相器u1的输出端连接，其源极与接地端gnd连接，其漏极与第二反相器u2的输入端和第二电流镜单元102连接；第二电容c2连接在第二反相器u2的输入端与接地端gnd之间，所述第三反相器u3的输入端与所述第二反相器u2的输出端连接，其输出端输出第一复位信号por0，所述第二反相器u2的输出端输出所述反馈控制信号。

反馈控制单元105，与第一电流镜单元101、输出控制单元104和上电电路单元103连接，用于根据该第一偏置电流和上述反馈控制信号产生反馈信号，并反馈至上电电路单元103。

在本实施例中，反馈控制单元105包括第八晶体管m8、第九晶体管m9和第十五晶体管m15，其中，第八晶体管m8的栅极与第九晶体管m9的栅极共同连接至接地端gnd，其漏极与第九晶体管m9的源极连接，其源极接收所述电压信号vdd；第十五晶体管m15的栅极与所述输出控制单元104连接，其源极与接地端gnd连接，其漏极与第九晶体管m9的漏极连接。

具体地，第十一晶体管m11的漏极与第二晶体管m2的漏极连接；第三晶体管m3的源极与第四晶体管m4的漏极连接；第五晶体管m5的漏极与第十二晶体管m12的漏极连接；第六晶体管m6的漏极与第十三晶体管m13的漏极和第一反相器u1的输入端连接，其源极与第八晶体管m8的漏极连接，第六晶体管m6和第十三晶体管m13的连接点输出所述电压翻转信号；第十四晶体管m14的漏极与第七晶体管m7的漏极连接；第一反相器u1的输入端与第十三晶体管的漏极以及第六晶体管的漏极连接；第十五晶体管m15的栅极与第二反相器u2的输出端连接。

第五晶体管m5的栅极与第六晶体管m6的栅极之间的连接点为第一节点a，第六晶体管m6的漏极与第十三晶体管m13的漏极以及第一反相器u1的输入端之间的连接点为节点b，第一反相器u1的输出端为节点c，第七晶体管m7的漏极与第十四晶体管m14的漏极以及第二反相器u2的输入端之间的连接点为节点d，第二反相器u2的输出端与第十五晶体管m15的栅极之间的连接点为节点e，第八晶体管m8的漏极和第九晶体管m9的源极之间的连接点为节点f。

进一步的，所述第一至第九晶体管m1-m9为p型场效应晶体管，所述第十晶体管至所述第十五晶体管m10-m15为n型场效应晶体管。

所述电压信号vdd从0开始上升，最开始所有晶体管关断；当电源电压vdd上升至一定值时，所有晶体管导通。第一晶体管m1栅极电压为0，第一晶体管m1工作在饱和区，第十晶体管m10和第十一晶体管m11、第十二晶体管m12、第十三晶体管m13构成第一电流镜单元101，第十晶体管m10为第十一晶体管m11、第十二晶体管m12、第十三晶体管m13提供偏置电压，第十一晶体管m11、第十二晶体管m12、第十三晶体管m13都工作在饱和区。同理，第二晶体管m2和第四晶体管m4、第七晶体管m7构成第二电流镜单元102，第四晶体管m4、第七晶体管m7都工作在饱和区。第三晶体管m3等效为一个二极管，起到电压钳位作用，确保节点a处于低电平，从而使得第六晶体管m6导通，此时节点b的电压被拉高，vb＝vf，经过第一反相器u1，节点c的电压vc被拉低，第十四晶体管m14截止，此时第七晶体管m7的电流流入第二电容c2，节点d的电压vd慢慢增大。最开始节点d的电压vd为低电平，此时第一复位信号por0为低电平，节点e的电压ve为vdd，第六晶体管m6导通，节点f的电压vf＝vdd/2。当节点d的电压vd达到一定值时，第三反相器u3输出端的输出电压由0翻转到vdd，此时节点e的电压ve为0，第十五晶体管m15截止，节点f的电压vf＝vdd。

图4示出根据本实用新型实施例的振荡器电路的结构框图，图5示出图4中振荡器电路的电路图。如图4和图5所示，延时电路200包括振荡器电路201和窄脉冲产生电路202，其中，振荡器电路201根据所述第一复位信号por0产生时钟信号clk。

在本实施例中，振荡器电路201包括时钟信号生成单元2011和反馈信号生成单元2012，其中，时钟信号生成单元2011包括第四反相器u4、第五反相器u5、第六反相器u6、与非门u7和第三电容c3，反馈信号生成单元2012包括串联于第五反相器u5输入端和与非门u7输出端之间的第一电阻r1和第二电阻r3，以及第四电容c4与第五电容c5。

具体的，第四反相器u4的输入端接收第一复位信号por0，输出端与所述与非门u7的第一输入端x1连接；所述第五反相器u5的输入端经由第四电容c4与接地端gnd连接，同时经由第一电阻r1和第五电容c5与接地端gnd连接，经由第一电阻r1和第二电阻r2与所述与非门u7的输出端连接，第五反相器u5的输出端与第六反相器u6的输入端连接；所述第六反相器u6的输出端与所述与非门u7的第二输入端x2连接，其输出端同时经由所述第三电容c3与所述第五反相器u5的输入端连接；所述与非门u7的第一输入端x1与所述第四反相器u4的输出端连接，其第二输入端x2与第六反相器u6的输出端连接，其输出端输出时钟信号clk。

当电源上电检测到掉电时，第一复位信号por0为低电平，与非门

——u7的第一输入端x1的信号为高电平，时钟信号clk＝x2，时钟信号clk经过两级串联的rc电路(即r2和c5组成的rc电路以及r1和c4组成的rc电路)反馈给与非门u7的第二输入端x2，实现环形振荡器电路。当上电复位电路正常工作时，第一复位信号por0为高电平，与非门u7的第一输入端x1的信号为低电平，时钟信号clk＝x2＝1，即时钟信号clk为高电平。

在本实施例中，窄脉冲产生电路202用于根据时钟信号clk和所述第一复位信号por0产生第二复位信号por。图6示出根据本实用新型实施例的窄脉冲产生电路的电路图。如图6所示，窄脉冲产生电路202包括分频电路2021和触发器2022，其中，分频电路2021用于将时钟信号clk进行2ⁿ分频，输出分频信号。触发器2022接收第一复位信号por0、所述分频信号以及所述电压信号vdd，并根据所述第一复位信号por0、所述分频信号和所述电压信号vdd输出第二复位信号por。其中，当所述第一复位信号por0处于有效状态时，在所述分频信号未出现上升沿时，将所述电压信号vdd作为所述第二复位信号por；在所述分频信号出现上升沿时将所述电压信号vdd反向输出作为第二复位信号por。

所述分频电路2021由n个实现分频的d触发器d1-dn组成，q1-qn分别为d触发器d1-dn输出的分频信号。时钟信号clk的周期为t，分频电路2021将clk信号进行2分频、4分频、……、2ⁿ分频，其中，4≤n≤8，然后取2ⁿ分频输出作为分频信号，所述分频信号的周期为时钟信号的周期的2ⁿ倍，即分频信号的周期为2ⁿ*t；然后在所述第一复位信号por0为低电平时触发输出该分频信号，实现延时。此时第二复位信号por相对于第一复位信号por0延迟，该延时时间为2ⁿ*t，如图7所示。图7中例如n取的值为5，则q1为分频电路2021中第1个d触发器d1输出的分频信号；q2为分频电路2021中第2个d触发器d2输出的分频信号；q3为分频电路2021中第3个d触发器d3输出的分频信号；q4为分频电路2021中第4个d触发器d4输出的分频信号；q5为分频电路2021中第5个d触发器d5输出的分频信号。n的取值不同，分频信号的周期不同，取值越大，周期越大，第二复位信号por的延时时间越长。优选的，所述上电复位电路与磁阻传感器(如各向异性的磁阻传感器)相连接，而4≤n≤8，则可保证各向异性磁阻传感器的有效延时。如图7所示，在第一复位信号por0处于低电平期间(tpor1期间)时，当分频信号q5未出现上升沿时，因此触发器2022未被触发，其输出的第二复位信号por的电平维持不变，即维持高电平不变，此时第二复位信号por无效。在第一复位信号por0处于低电平期间(topr2期间)，当分频信号q5出现上升沿，触发器2022被触发，其输出的第二复位信号por的电平出现下降沿，即第二复位信号por由高电平变成低电平，此时第二复位信号por有效。

延时电路的面积和延时时间之间的函数关系可表示为a1＝α1·log2(d1+0.5)+1+α2；其中，a1是延时电路需要的版图面积，d1是延时电路产生的延时时间，α1和α2是确定延时单元电路下依赖于工艺变化的参数。传统延时电路采用的rc方法，其面积和延时时间之间的函数关系可被表示为a2＝1.32(β1·β2/γ·d2)^1/2，其中，a2是rc方法需要的版图面积，d2是rc方法产生的延时时间，γ，β1，β2是在确定延时单元电路下依赖于工艺变化的参数。从公式上看，本实施例提供的延时电路所需的面积是一个以2为底的对数函数，传统的延时电路是一个平方根函数。本实施例提供的延时电路所需的面积对延时时间变化不敏感；而rc方法所需要面积是实现延时时间的平方根的线性函数。当d1＝d2时，a1＜a2。因此，当要实现大延时变化时，本实施例提供的延时电路所需面积远远小于rc方法所需的面积。

进一步地，当第一复位信号por0的低电平维持时间tpor小于所述分频信号的周期2ⁿ*t时，所述第二复位信号por无效。当第一复位信号的低电平维持时间tpor不小于所述分频信号的周期2ⁿ*t时，所述第二复位信号por延时2ⁿ*t后有效。

如图7所示，针对于电源毛刺1(即powerglitch1)，第一复位信号por0的低电平维持时间为tpor1，由于tpor1＜2ⁿ*t，延时电路202产生的第二复位信号por无效，即不进行复位。针对于电源毛刺2(即powerglitch2)，第一复位信号por0的低电平维持时间为tpor2，由于tpor2≥2ⁿ*t，延时电路202产生的第二复位信号por延时2ⁿ*t后有效，即第二复位信号por延时2ⁿ*t后进行复位。本实用新型提供的上电复位电路通过增加延时电路实现复位信号的延时，避免由于较大的电源毛刺造成的误复位，进而确保电路正常工作。同时，延时电路占用的芯片面积较小，降低产品的成本，提高产品的竞争力。

本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型的保护范围应当以本实用新型权利要求所界定的范围为准。