基于驱动芯片的IGBT过流故障检测电路的制作方法

本实用新型属于过流保护技术领域，涉及一种基于驱动芯片的igbt过流故障检测电路。

背景技术：

目前igbt作为大功率开关器件，被广泛地应用于电力电子变流装置中，对于电动汽车领域，igbt作为核心器件应用于电机控制器中。对于igbt的安全可靠使用一直都备受关注，由于igbt性能受电流耐受能力的影响较大，因此需要过流保护电路对其进行保护。对于igbt过流保护检测主要采用检测igbt通态集射极电压vce，判断其电压是否大于短路电流状态下对应的电压值。目前在过流保护检测方面主要采用带过流保护的驱动芯片，该类芯片含igbt集射极电压vce检测引脚desat，该引脚内部提供上拉电阻或电流源进行检测电流输出，并通过其vce电压检测电路(参见图1)，主要由串联电阻、正向超快恢复二极管、检测电容、钳位二极管组成。

由于芯片内部的上拉电阻阻值较大，同时存在较大范围的波动，导致输出检测电流较小，对检测电容的充电电流太小，会降低desat检测电压上升速率。一般驱动芯片内部的desat检测阈值为7~9v，这就导致必须选用容值较小的检测电容，才能保证更快的响应时间。由于电机控制器运行时存在强烈的电磁干扰现象，以及器件容差、驱动芯片内部电路的偏差等因素，导致过小的检测电容非常容易在正常运行过程中误触发desat故障，导致电机控制器误报desat故障而关管停机。如图2所示，为兼顾响应时间与检测稳定性，对igbt过流保护检测电路进行改进，将desat检测电阻一分为二，并在两个电阻中间增加上拉电阻，这样可以增加一路对检测电容充电的电流路径，提高响应时间，检测电容的增加可以降低第一二极管的寄生电容效应。当igbt开通瞬间，第一二极管会因两端电压的dv/dt与寄生电容效应产生一个抽电流并导致负压产生，该第二二极管可钳位负压，具体可采用肖特基二极管，防止驱动芯片的desat引脚的电压在开通时产生的负压过大。但是这种改进方案中，存在驱动芯片desat引脚负压过大损坏以及引脚灌电流过大损坏驱动芯片的风险。

技术实现要素：

本实用新型目的是：提供一种消除驱动芯片desat引脚负压过大损坏以及引脚灌电流过大损坏驱动芯片风险的基于驱动芯片的igbt过流故障检测电路。

本实用新型的技术方案是：一种基于驱动芯片的igbt过流故障检测电路，包括：驱动芯片单元、限流单元、上拉单元以及desat检测单元；

所述驱动芯片单元的内部集成有去饱和检测逻辑电路，所述限流单元的一端连接所述驱动芯片单元的desat检测端口，另一端连接所述desat检测单元；所述上拉单元的一端连接所述限流单元和所述desat检测单元的连接端点，另一端连接恒定的高电平；所述desat检测单元的一端连接igbt的集电极，另一端接地；

所述驱动芯片单元在igbt正常工作时，desat检测端口的电压低于内部判定阈值；所述驱动芯片单元在igbt发生过流故障时，desat检测端口的电压超过内部判定阈值，驱动芯片启动内部过流保护，输出关闭igbt的指令；

所述desat检测单元用于消除所述驱动芯片单元的端口负压超限以及降低所述驱动芯片单元的desat检测端口的电流冲击。

其进一步的技术方案是：所述去饱和检测逻辑电路包括驱动芯片、以及分别与所述驱动芯片的desat检测端口连接的第一电阻和开关管；

所述第一电阻的另一端连接恒定的高电平，所述开关管的另一端接地。

其进一步的技术方案是：所述限流单元包括第二电阻；所述第二电阻的一端连接所述驱动芯片的desat检测端口，另一端连接所述上拉单元与所述desat检测单元的连接端点。

其进一步的技术方案是：所述上拉单元包括第三电阻和第一二极管，所述第三电阻和所述第一二极管并联；

所述第三电阻的一端连接恒定的高电平，另一端连接所述限流单元和所述desat检测单元的连接端点；所述第一二极管的阳极连接所述限流单元和所述desat检测单元的连接端点，阴极连接恒定的高电平。

其进一步的技术方案是：所述desat检测单元包括检测电容、第四电阻、第二二极管、第三二极管；

所述检测电容与所述第二二极管并联，所述检测电容的一端接地，另一端连接所述限流单元和所述上拉单元的连接端点，所述第二二极管的阳极接地，阴极连接所述限流单元和所述上拉单元的连接端点；所述第四电阻的一端连接所述限流单元和所述上拉单元的连接端点，另一端连接所述第三二极管的阳极，所述第三二极管的阴极连接igbt的集电极。

本实用新型的优点是：

1.通过驱动芯片单元、限流单元、上拉单元和desat检测单元组成的基于驱动芯片的igbt过流故障检测电路，增加驱动芯片单元的desat检测端口与desat检测单元之间支路阻抗，能够消除驱动芯片的desat检测端口负压超限风险，降低驱动芯片的desat检测端口灌电流过大风险，提高驱动芯片运行的可靠性；

2.通过增加驱动芯片检测管脚与钳位二极管之间支路阻抗，能够消除驱动芯片desat检测端口负压超限风险，增加驱动芯片检测管脚与检测电容之间支路阻抗，能够降低驱动芯片desat检测端口灌电流过大风险，提高驱动芯片运行的可靠性；

3.通过对上拉单元并联钳位二极管，能够保证检测电容运行时的电平处在合理范围，降低器件的过压风险以及驱动芯片端口过流风险；

4.通过对各个电阻的参数灵活配置，在不增加成本的同时能够兼容不同类型的检测工况，为igbt的过流故障保护电路的模块化设计以及器件的选型提供了更大的空间。

附图说明

下面结合附图及实施例对本实用新型作进一步描述：

图1是现有技术中的一种基于驱动芯片的过流保护电路的原理图；

图2是现有技术中的另一种基于驱动芯片的过流保护电路的原理图；

图3是本申请一个实施例提供的一种基于驱动芯片的igbt过流故障检测电路的原理图。

具体实施方式

实施例：由于现有技术中肖特基二极管在发生正向钳位过程中存在正向过冲效应，其正向电压很难控制始终低于0.3v，而驱动芯片desat管脚的负压耐受范围仅为gnd-0.3v，在每一次igbt动作时驱动芯片desat检测引脚均存在微过压冲击，因此现有技术存在驱动芯片desat引脚负压过大损坏风险；而对于desat检测输出端直接连接检测电容，正常工作时desat检测端口的电平近似为方波电平状态，其高电平值略低于desat检测的阈值，当igbt执行关断指令时，驱动芯片内部的desat下拉开关管会闭合，此时外部检测电容会对gnd产生硬放电，放电时的冲击灌电流较大，通常大于100ma，对于驱动芯片desat检测管脚的最大放电流通常应小于100ma左右，因此现有技术存在引脚灌电流过大损坏驱动芯片风险。

针对于此，如图3所示，本申请提供一种基于驱动芯片的igbt过流故障检测电路，电路简单，可靠性高，包括：驱动芯片单元、限流单元、上拉单元以及desat检测单元。

驱动芯片单元的内部集成有去饱和检测逻辑电路，限流单元的一端连接驱动芯片单元的desat检测端口，另一端连接desat检测单元；上拉单元的一端连接限流单元和desat检测单元的连接端点，另一端连接恒定的高电平；desat检测单元的一端连接igbt的集电极，另一端接地gnd。

驱动芯片单元在igbt正常工作时，desat检测端口的电压低于内部判定阈值；驱动芯片单元在igbt发生过流故障时，desat检测端口的电压超过内部判定阈值，驱动芯片启动内部过流保护，输出关闭igbt的指令。

检测单元用于消除驱动芯片单元的端口负压超限以及降低驱动芯片单元的desat检测端口的电流冲击。

其中，去饱和检测逻辑电路包括驱动芯片、以及分别与驱动芯片的desat检测端口连接的第一电阻r1和开关管；第一电阻r1的另一端连接恒定的高电平vdd，开关管的另一端接地gnd。

限流单元包括第二电阻r2；第二电阻r2的一端连接驱动芯片的desat检测端口，另一端连接上拉单元与desat检测单元的连接端点（图3中的a点位置）。

上拉单元包括第三电阻r3和第一二极管d1，第三电阻r3和第一二极管d1并联；第三电阻r3的一端连接恒定的高电平vdd，另一端连接限流单元和desat检测单元的连接端点a；第一二极管d1的阳极连接限流单元和desat检测单元的连接端点a，阴极连接恒定的高电平vdd。

检测单元包括检测电容c1、第四电阻r4、第二二极管d2、第三二极管d3；检测电容c1与第二二极管d2并联，检测电容c1的一端接地gnd，另一端连接限流单元和上拉单元的连接端点a，第二二极管d2的阳极接地gnd，阴极连接限流单元和上拉单元的连接端点a；第四电阻r4的一端连接限流单元和上拉单元的连接端点a，另一端连接第三二极管d3的阳极，第三二极管d3的阴极连接igbt（图中q1）的集电极。

正常工作时，当执行导通指令时，集电极与发射极之间的电压处在饱和压降之中，此时第三二极管d3处在正向导通过程，第四电阻r4的一端电势被钳位至igbt的饱和压降与第三二极管d3的正向导通压降之和，此时驱动芯片desat检测端口的电平为电阻r1、r2、r3与r4之间相互串并联得到的值，通过设置合适的电阻值，可以匹配不同稳态压降的igbt以及满足不同短路保护需求，提高设计的灵活性以及通用性。igbt正常运行时，驱动芯片desat检测端口的电压低于内部判定阈值desat_th，驱动芯片不执行过流保护逻辑。

当igbt发生过流故障时，集电极与发射极之间的电压将会退出饱和压降，此时第二二极管d2处在反向截止状态，第四电阻r4被旁路。第一电阻r1与第二电阻r2形成串联结构且与第三电阻r3组成并联结构，在恒定高电平vdd的作用下对第一电容c1进行充电，由于外部并联的第三电阻r3作用，加快了电容c1的充电电流速率，提高了igbt过流故障响应时间，此时驱动芯片desat检测端口的电平为电阻r1、r2串联分压得到的值，过流故障下，该检测端口电压会超过内部判定阈值desat_th，此时驱动芯片启动内部过流保护执行逻辑，输出关闭igbt指令，保护功率器件。

通过改进限流单元的位置布局，将限流电阻（即第二电阻r2）放置在驱动芯片与检测电容c1的中间位置，同时在上拉电阻（即第三电阻r3）并联第一二极管d1，改进后的结构存在以下几点优势：第一点，由于在igbt开通时刻会存在集电极与发射极电压的较大变化，第三二极管d3由于端电压du/dt变化与寄生电容效应，会产生抽电流效应，此时第二二极管d2会发生正向导通，正向过冲电压很容易超过0.3v，而在图3结构中，由于驱动芯片与钳位二极管（第二二极管d2）之间存在第二电阻r2，增加了进入驱动芯片检测端口的支路阻抗，解耦了驱动芯片内部抽电流效应，导致驱动芯片检测端口不会产生钳位二极管的负压效应，真正消除了驱动芯片端口负压超限风险，提高驱动芯片的可靠性；第二点，当igbt执行关断指令时，驱动芯片内部的desat检测下拉开关管会闭合，图2结构中采用desat检测输出端直接连接检测电容，此时外部检测电容会对gnd产生硬放电，由于限流单元处在放电路径之外不能起到真正的限流作用，导致放电时的冲击灌电流较大，而在图3结构中，由于驱动芯片与检测电容c1之间存在第二电阻r2，增加了进入驱动芯片检测端口的支路阻抗，当发生驱动芯片内部desat下拉开关管闭合时，检测电容放电路径会经过限流电阻（第二电阻r2），从而限制放电电流的峰值，降低驱动芯片desat检测管脚的电流冲击风险，提高驱动芯片的可靠性；第三点，由于在igbt关断时刻会存在集电极与发射极电压的较大变化，第三二极管d3由于端电压du/dt变化与寄生电容效应，会产生灌电流效应，此时第二二极管d2会发生反向截止，由于图2中增加的限流电阻增加了进入驱动芯片检测端口的支路阻抗，导致此时的灌电流寻找最小阻抗回路流经，即对检测电容进行正向充电，由a点向gnd方向流通，此时检测电容的电压将会冲的较高，为了防止过高的正向电压对钳位二极管（第二二极管d2）与驱动芯片检测端口造成风险，图3中的结构采取在上拉电阻r3上并联钳位二极管（第一二极管d1），当检测电容的电压较高时，钳位二极管会发生钳位动作，保证检测电容c1上的电势维持在安全范围，同时也间接保证了驱动芯片desat检测端口灌电流等级处在安全范围，提高了desat检测电路器件运行的稳定性。

在实际应用中，还可以通过并联或者串联电阻、二极管等方式实现等同的电路功能，这里就不再赘述。

综上所述，本申请提供的基于驱动芯片的igbt过流故障检测电路，通过驱动芯片单元、限流单元、上拉单元和desat检测单元组成的基于驱动芯片的igbt过流故障检测电路，增加驱动芯片单元的desat检测端口与desat检测单元之间支路阻抗，能够消除驱动芯片的desat检测端口负压超限风险，降低驱动芯片的desat检测端口灌电流过大风险，提高驱动芯片运行的可靠性。

另外，通过增加驱动芯片检测管脚与钳位二极管之间支路阻抗，能够消除驱动芯片desat检测端口负压超限风险，增加驱动芯片检测管脚与检测电容之间支路阻抗，能够降低驱动芯片desat检测端口灌电流过大风险，提高驱动芯片运行的可靠性。

另外，通过对上拉单元并联钳位二极管，能够保证检测电容运行时的电平处在合理范围，降低器件的过压风险以及驱动芯片端口过流风险。

另外，通过对各个电阻的参数灵活配置，在不增加成本的同时能够兼容不同类型的检测工况，为igbt的过流故障保护电路的模块化设计以及器件的选型提供了更大的空间。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含所指示的技术特征的数量。由此，限定的“第一”、“第二”的特征可以明示或隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或者两个以上。

上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

以上所述仅为本申请的较佳实施例，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。