CMOS毫米波高速时钟缓冲电路的制作方法

本实用新型涉及时钟缓冲电路领域，特别涉及一种cmos毫米波高速时钟缓冲电路。

背景技术：

在毫米波毫米波芯片，高速时钟，比如28g的时钟很难采用传统的cmos缓冲器进行缓冲和传输。用传统的cmos缓冲器进行缓冲和传输时，在55纳米或者类似的工艺上，信号都是衰减的，没有放大。如何在这种工艺上放大是需要解决的问题。图1为传统的时钟缓冲器和传输示意图；基于交流耦合cmos倒相器的cmos时钟缓冲器由于其紧凑的设计和卓越的功率效率而被广泛使用。该自偏置倒相器具有pmos和nmos两种器件，在共享直流偏置电流的同时提供输入信号的放大。然而，这种方案在毫米波应用中受到限制，因为在这样的高频中，倒相器提供的不是信号放大，而是信号损耗。因此不能再使用传统的基于倒相器的缓冲器和分配方案。

图2为现有技术中交流耦合cmos倒相器的示意图，该设计的pmos/nmos偏置通过反馈电阻实现。其优点是面积小，缺点是无法工作在高的频率比如28g。

图3为现有技术中自举交流耦合倒相器缓冲器的示意图，该设计的nmos偏置通过nmos电流镜像获得，pmos偏置通过一个带运放(op-amp)的环路实现。其优点是面积小，缺点是比传统交流耦合cmos倒相器工作频率高，但任然无法工作在高的频率比如28g。

图4为现有技术中自举交流耦合倒相器缓冲器与并联峰化的示意图；该设计的nmos偏置通过nmos电流镜像获得，pmos偏置通过一个带运放(op-amp)的环路实现，输出同时采用并联峰化技术增加带宽。优点是并联峰化技术增加带宽；缺点是采用电流镜偏置，噪声高。

图5为现有技术中带有电感和电阻共模稳压器的电流模式(cml)缓冲器的示意图。优点是采用电感增加带宽，缺点是采用电流镜偏置，噪声高。

图6为现有技术中带有稳压器和中心抽头的电流模式(cml)缓冲器的示意图。优点是采用电感增加带宽，自带稳压器稳定工作电压；缺点是采用电流镜偏置，噪声高。

毫米波的工作频率如此之高，几乎达到了cmos技术极限。因此，图2、图3和图4不适用这种情况。为了驱动一个低功率的24g分频器负载，需要接近600mv的输出摆幅。因此，电感或者并联峰化被用来打破限制带宽限制。图5需要复杂的设计，因为电阻值在不同的工艺角里面变化超过+/-30％。需要复杂的校准来实现输出的共模的稳定。图6采用稳压器来稳定输出的共模电压。然而，电流镜对缓冲的时钟的相位噪声的贡献很大。

技术实现要素：

本实用新型要解决的技术问题在于，针对现有技术的上述缺陷，提供一种相位噪声低，功耗低，能够传输的距离远的cmos毫米波高速时钟缓冲电路。

本实用新型解决其技术问题所采用的技术方案是：构造一种cmos毫米波高速时钟缓冲电路，包括带有中心抽头的差分电感、主从稳压器和nmos差分核心，所述nmos差分核心包括第一nmos核心管和第二nmos核心管，所述差分电感的一端与所述第一nmos核心管的漏极连接，所述差分电感的另一端与所述第二nmos核心管的漏极连接，所述差分电感的中心抽头与所述主从稳压器连接。

在本实用新型所述的cmos毫米波高速时钟缓冲电路中，还包括第一负载电容和第二负载电容，所述第一负载电容与所述差分电感的一端连接，所述第二负载电容与所述差分电感的另一端连接。

在本实用新型所述的cmos毫米波高速时钟缓冲电路中，还包括第一偏置电阻和第二偏置电阻，所述第一偏置电阻的一端与所述第一nmos核心管的栅极连接，所述第二偏置电阻的一端与所述第二mos管的栅极连接，所述第一偏置电阻的另一端与所述第二偏置电阻的另一端连接。

在本实用新型所述的cmos毫米波高速时钟缓冲电路中，还包括第一耦合电容和第二耦合电容，所述第一耦合电容的一端与所述第一nmos核心管的栅极连接，所述第一耦合电容的另一端输入时钟的交流信号，所述第二耦合电容的一端与所述第二nmos核心管的栅极连接，所述第二耦合电容的另一端输入时钟信号的交流信号。

在本实用新型所述的cmos毫米波高速时钟缓冲电路中，所述主从稳压器包括第一镜像nmos管、第二镜像nmos管、第一反馈电阻、第一反馈电容、电流源和运算放大器，所述差分电感的中心抽头分别与所述第一偏置电阻的另一端和第一镜像nmos管的源极连接，所述第一镜像nmos管的栅极分别与所述第一反馈电阻的一端和第一反馈电容的一端连接，所述第一反馈电阻的另一端通过所述第二镜像nmos管与所述运算放大器的输出端连接，所述第二镜像nmos管的源极分别与所述电流源的一端和运算放大器的一个输入端连接。

实施本实用新型的cmos毫米波高速时钟缓冲电路，具有以下有益效果：由于设有包括带有中心抽头的差分电感、主从稳压器和nmos差分核心，nmos差分核心包括第一nmos核心管和第二nmos核心管，该cmos毫米波高速时钟缓冲电路是一种自偏置高速时钟缓冲器，为前级的压控振荡器(vco)提供最小的负载，能够为后级驱动增强模式-单相位时钟分频器(e-tspc)分频器和时钟分配缓冲器，本实用新型相位噪声低，功耗低，能够传输的距离远。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为传统的时钟缓冲器和传输示意图；

图2为现有技术中交流耦合cmos倒相器的示意图；

图3为现有技术中自举交流耦合倒相器缓冲器的示意图；

图4为现有技术中自举交流耦合倒相器缓冲器与并联峰化的示意图；

图5为现有技术中带有电感和电阻共模稳压器的电流模式(cml)缓冲器的示意图；

图6为现有技术中带有稳压器和中心抽头的电流模式(cml)缓冲器的示意图；

图7为本实用新型cmos毫米波高速时钟缓冲电路一个实施例中的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型cmos毫米波高速时钟缓冲电路实施例中，该cmos毫米波高速时钟缓冲电路的结构示意图如图7所示。图7中，该cmos毫米波高速时钟缓冲电路包括带有中心抽头的差分电感l1、主从稳压器和nmos差分核心，nmos差分核心包括第一nmos核心管m1和第二nmos核心管m2，差分电感l1的一端与第一nmos核心管m1的漏极连接，差分电感l1的另一端与第二nmos核心管m2的漏极连接，差分电感l1的中心抽头与主从稳压器(包括主稳压器和从稳压器)连接。

该cmos毫米波高速时钟缓冲电路还包括第一负载电容cload1和第二负载电容cload2，第一负载电容cload1与差分电感l1的一端连接，第二负载电容cload2与差分电感l1的另一端连接。差分电感l1用于谐振掉输出节点(outp和outn)上的负载电容(cload1和cload2)。

该cmos毫米波高速时钟缓冲电路还包括第一偏置电阻r1和第二偏置电阻r2，第一偏置电阻r1的一端与第一nmos核心管m1的栅极连接，第二偏置电阻r2的一端与第二mos管m2的栅极连接，第一偏置电阻r1的另一端与第二偏置电阻r2的另一端连接。

该cmos毫米波高速时钟缓冲电路还包括第一耦合电容c1和第二耦合电容c2，第一耦合电容c1的一端与第一nmos核心管m1的栅极连接，第一耦合电容c1的另一端输入时钟的交流信号，第二耦合电容c2的一端与第二nmos核心管m2的栅极连接，第二耦合电容c2的另一端输入时钟信号的交流信号。

通过使用差分电感l1增加带宽，该cmos毫米波高速时钟缓冲电路实现了大的摆动。输入采用交流耦合方式输入到nmos核心管m1和m2。第一偏置电阻r1为第一nmos核心管m1的栅极提供直流偏置电压，第二偏置电阻r2为第二nmos核心管m2的栅极提供直流偏置电压。第一耦合电容c1和第二耦合电容c2把输入时钟的交流信号耦合到第一nmos核心管m1和第二nmos核心管m2的栅极上，实现放大和缓冲。关键部分是如何产生直流偏置电压。直流偏置电压取自分差分电感l1的中心抽头vdd_vcobuf。在这种方式下，第一nmos核心管m1和第二nmos核心管m2是自偏置的，在直流意义上，第一nmos核心管m1和第二nmos核心管m2是一个二极管连接。与现有的电流镜镜像方法相比，这种方法具有更低的噪声，因为目前的电流镜在输出时钟里面贡献了相当多的相位噪声。

主从稳压器包括第一镜像nmos管mr1、第二镜像nmos管mr2、第一反馈电阻rf1、第一反馈电容cf1、电流源i1和运算放大器op，差分电感l1的中心抽头分别与第一偏置电阻r1的另一端和第一镜像nmos管mr1的源极连接，第一镜像nmos管mr1的栅极分别与第一反馈电阻rf1的一端和第一反馈电容cf1的一端连接，第一反馈电阻rf1的另一端通过第二镜像nmos管mr2与运算放大器op的输出端连接，第二镜像nmos管mr2的源极分别与电流源i1的一端和运算放大器op的一个输入端连接。稳压器的主回路由第二镜像nmos管mr2、电流源i1和运算放大器op组成，其中vreg_master跟随vref。如果从机中的电流与主机成比例，并且第一镜像nmos管mr1和第二镜像nmos管mr2的大小与这个比例成比例，则从机的输出vdd_vcobuf接近vref。

总之，该cmos毫米波高速时钟缓冲电路即使在55纳米cmos中，也能在最差的工艺角上放大和传输超过24g的时钟。能够向前级压控振荡器vco提供小负荷，节省vco的电源和启动问题。该cmos毫米波高速时钟缓冲电路能够驱动大负载，包括e-tspc分频器，时钟分配输入缓冲器等。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。