一种ADC复用电路的制作方法

本实用新型涉及电路技术领域，具体的说是涉及一种adc复用电路。

背景技术：

现有技术中，复用电路是通过多个gpio或者外挂adc拓展的芯片去实现，使用gpio的方式应用局限性较大，同时占用非常多的mcu接口资源。而有些使用外挂adc拓展芯片的方式成本会高很多，增加产品的制造成本。

因此，迫切需要一种新的复用电路来解决此类技术问题。

技术实现要素：

针对现有技术中的不足，本实用新型要解决的技术问题在于提供了一种adc复用电路。

为解决上述技术问题，本实用新型通过以下方案来实现：本实用新型的一种adc复用电路，包括：

一mcu电路，其第三pin为低电平输出，其第四pin为高电平输出；

第一电路，与所述mcu电路的vcc端和所述第三pin输出端连接，其电路中通过一第一元件设置的高电平端口和低电平端口形成不导通电路，其电路中设置的一与第一元件电连接的第二元件，通过第二元件的栅极和漏极的电压相同形成断开的无压差电路；

第二电路，与所述第一电路连接，所述第二电路包括由多个串联的电阻组成的电阻组，该电阻组一端接入所述第二元件的漏极，其每两个相邻串联的电阻之间的电路节点上以及最后的一个电阻外端连接有开关；

第三电路，与所述第二电路连接、与所述mcu电路的第二pin连接以及与所述第四pin连接，其电路中通过一第三元件设置的两个高电平端口形成导通电路，其电路中设置的一与第三元件电连接的第四元件，通过第四元件的栅极和漏极的电压不同形成导通的压差电路，第二pin为adc采样电路。

进一步的，所述第一电路包括npn型三极管q3、第一pmos管q1、电阻r8、电阻r9、电阻r1、电阻r7，所述npn型三极管q3为第一元件，所述第一pmos管q1为第二元件，所述npn型三极管q3的基极连接电阻r8和电阻r9，所述电阻r8的另一端接入所述mcu电路的第三pin输出端，所述电阻r9的另一端连接所述npn型三极管q3的发射极并接地，所述npn型三极管q3的集电极为高电平，其基极为低电平，此时，所述npn型三极管q3不导通，其集电极与一第一pmos管q1的栅极连接，所述第一pmos管q1的栅极与漏极电压相同形成断开的无压差电路，所述第一pmos管q1的栅极还连接有所述电阻r7，所述电阻r7的另一端连接所述电阻r1、所述第二电路以及所述第一pmos管q1的漏极。

进一步的，所述电阻组包括有五个串联的电阻。

进一步的，所述第三电路包括npn型三极管q4、第二pmos管q2、电阻r10、电阻r11、电阻r13、电阻r12、电阻r14以及电容c1，所述npn型三极管q4为第三元件，所述第二pmos管q2为第四元件，所述npn型三极管q4的基极连接电阻r10和电阻r11，所述电阻r10的另一端接入所述mcu电路的第四pin输出端，所述电阻r11的另一端连接所述npn型三极管q4的发射极并接地，所述npn型三极管q3的集电极为高电平，其基极为高电平，此时，所述npn型三极管q4的电路导通，其集电极与一第二pmos管q2的栅极连接，所述第二pmos管q2的栅极与漏极电压不同形成导通的压差电路，所述第二pmos管q2的栅极还连接有所述电阻r12，所述电阻r12的另一端连接所述电阻r13、电阻r14以及所述第二pmos管q2的漏极，所述电阻r13的另一端接入电源的vcc端，所述电阻r14的另一端接地。

进一步的，所述第二pmos管q2的源极与所述第二元件的源极连接，其电路之间的节点上连接所述电容c1以及所述mcu电路的第二pin，所述电容c1的另一端接地。

相对于现有技术，本实用新型的有益效果是：本实用新型的adc复用电路克服了现有adc接口不足的情况下必须用多个gpio或者外挂adc拓展芯片的困扰，同时还还提升了产品设计的应用性，降低了产品的生产成本，而且本实用新型的adc复用电路响应非常迅速，不会影响adc采样。使本实用新型能够应用在各种带多按键，多适配外接设备，需兼容多种电压电池供的电子电产品上。

附图说明

图1为本实用新型的adc复用电路的mcu电路图。

图2为本实用新型与mcu电路连接的第一电路图。

图3为本实用新型与第一电路图电连接的第二电路图。

图4为本实用新型与第一电路图电连接的第三电路图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，使本实用新型的优点和特征能更易于被本领域技术人员理解，从而对本实用新型的保护范围做出更为清楚明确的界定。显然，本实用新型所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

实施例1：本实用新型的具体结构如下：

请参照附图1-4，本实用新型的一种adc复用电路，包括：

一mcu电路，其第三pin为低电平输出，其第四pin为高电平输出；

第一电路，与所述mcu电路的vcc端和所述第三pin输出端连接，其电路中通过一第一元件设置的高电平端口和低电平端口形成不导通电路，其电路中设置的一与第一元件电连接的第二元件，通过第二元件的栅极和漏极的电压相同形成断开的无压差电路；

第二电路，与所述第一电路连接，所述第二电路包括由多个串联的电阻组成的电阻组，该电阻组一端接入所述第二元件的漏极，其每两个相邻串联的电阻之间的电路节点上以及最后的一个电阻外端连接有开关；

第三电路，与所述第二电路连接、与所述mcu电路的第二pin连接以及与所述第四pin连接，其电路中通过一第三元件设置的两个高电平端口形成导通电路，其电路中设置的一与第三元件电连接的第四元件，通过第四元件的栅极和漏极的电压不同形成导通的压差电路，第二pin为adc采样电路。

本实施例的一种优选技术方案：如图2所示，所述第一电路包括npn型三极管q3、第一pmos管q1、电阻r8、电阻r9、电阻r1、电阻r7，所述npn型三极管q3为第一元件，所述第一pmos管q1为第二元件，所述npn型三极管q3的基极连接电阻r8和电阻r9，所述电阻r8的另一端接入所述mcu电路的第三pin输出端，所述电阻r9的另一端连接所述npn型三极管q3的发射极并接地，所述npn型三极管q3的集电极为高电平，其基极为低电平，此时，所述npn型三极管q3不导通，其集电极与一第一pmos管q1的栅极连接，所述第一pmos管q1的栅极与漏极电压相同形成断开的无压差电路，所述第一pmos管q1的栅极还连接有所述电阻r7，所述电阻r7的另一端连接所述电阻r1、所述第二电路以及所述第一pmos管q1的漏极。

本实施例的一种优选技术方案：如图3所示，所述电阻组包括有五个串联的电阻。

本实施例的一种优选技术方案：如图4所示，所述第三电路包括npn型三极管q4、第二pmos管q2、电阻r10、电阻r11、电阻r13、电阻r12、电阻r14以及电容c1，所述npn型三极管q4为第三元件，所述第二pmos管q2为第四元件，所述npn型三极管q4的基极连接电阻r10和电阻r11，所述电阻r10的另一端接入所述mcu电路的第四pin输出端，所述电阻r11的另一端连接所述npn型三极管q4的发射极并接地，所述npn型三极管q3的集电极为高电平，其基极为高电平，此时，所述npn型三极管q4的电路导通，其集电极与一第二pmos管q2的栅极连接，所述第二pmos管q2的栅极与漏极电压不同形成导通的压差电路，所述第二pmos管q2的栅极还连接有所述电阻r12，所述电阻r12的另一端连接所述电阻r13、电阻r14以及所述第二pmos管q2的漏极，所述电阻r13的另一端接入电源的vcc端，所述电阻r14的另一端接地。

本实施例的一种优选技术方案：如图4所示，所述第二pmos管q2的源极与所述第二元件的源极连接，其电路之间的节点上连接所述电容c1以及所述mcu电路的第二pin，所述电容c1的另一端接地。

实施例2：

本实用新型的mcu电路所采用的芯片为sop8型号。

实施例3：

mcu电路启动后，其第三pin输出低电平，npn型三极管q3由于集电极为高电平，基极为低电平，npn型三极管q3使电路不导通，npn型三极管q3的集电极与第一pmos管q1的栅极连接，此时，第一pmos管q1的栅极与漏极电压相同，进而没有压差不导通。

实施例4：

mcu电路启动后，其第四pin输出高电平，npn型三极管q4由于集电极为高电平，其基极为高电平,npn型三极管q4电路导通将集电极拉低，npn型三极管q4的集电极与第二pmos管q2的栅极连接，此时，第二pmos管q2栅极与漏极电压不同有压差，进而满足电路导通条件，使adc能正常采样。

实施例5：

电源vcc，经过电阻r13、电阻r12的分压，为adc提供采样电压值。

实施例6：

npn型三极管q3、npn型三极管q4采用pmbt3904型号的三极管，所述第一pmos管q1和第二pmos管q2采用sg20p2型号的pmos管，电容c1＝10nf。

电阻r1＝51kω；电阻r2＝6k8ω；电阻r3＝8k2ω；电阻r4＝电阻r8＝电阻r10＝10kω；电阻r5＝11kω；电阻r6＝13kω；电阻r7＝电阻r12＝510kω；电阻r9＝电阻r11＝电阻r14＝100kω；电阻r3＝150kω。

实施例7：

上述开关为按键开关。

综上所述，本实用新型的adc复用电路克服了现有adc接口不足的情况下必须用多个gpio或者外挂adc拓展芯片的困扰，同时还还提升了产品设计的应用性，降低了产品的生产成本，而且本实用新型的adc复用电路响应非常迅速，不会影响adc采样。使本实用新型能够应用在各种带多按键，多适配外接设备，需兼容多种电压电池供的电子电产品上。

以上所述仅为本实用新型的优选实施方式，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本实用新型的专利保护范围内。