技术特征：
1.一种电路成型部件，其中，在基材的加工区域中形成有金属层，在所述加工区域中，连续地形成有多个凹部，各个凹部分别具有多个孔。2.如权利要求1所述的电路成型部件，其中，所述加工区域，宽度与相对于所述基材的表面的最深深度的比率为10：1～6：1。3.如权利要求1所述的电路成型部件，其中，所述加工区域，宽度在20μm～200μm的范围内，相对于所述基材的表面的最深深度在2μm～30μm的范围内。4.如权利要求1所述的电路成型部件，其中，所述金属层，是在所述加工区域内通过镀覆法进行层叠从而形成，在进行所述层叠时，与成为金属层的金属进行反应的催化剂，附着在所述孔以及凹部中。5.如权利要求1所述的电路成型部件，其中，所述多个凹部中的相互邻接的凹部的中心间的距离，为0.01mm～0.2mm。6.如权利要求1所述的电路成型部件，其中，所述基材内不含有金属材料。7.一种电子设备，具有如权利要求1所述的电路成型部件。
技术总结
本发明提供一种在基材100上具有自由度地、以高密合性形成金属层200的电路成型部件300。在基材100的加工区域110中形成有金属层200的电路成型部件300中，在加工区域110中连续地形成有多个凹部120，各个凹部分别具有多个孔130，加工区域110，其宽度与相对于基材100的表面的最深深度的比率为10：1～6：1，加工区域110，宽度在20μm～200μm的范围内，相对于基材100的表面的最深深度在2μm～30μm的范围内，金属层200，能够在加工区域110内通过镀覆法进行层叠而形成，在进行所述层叠时与成为金属层200的金属进行反应的催化剂，附着在孔130以及凹部120中。130以及凹部120中。130以及凹部120中。
技术研发人员：伊堂隆德
受保护的技术使用者：株式会社ZEFA
技术研发日：2020.09.11
技术公布日：2022/4/15