使用RF插值的6相数字辅助谐波抑制收发器的制作方法

使用rf插值的6相数字辅助谐波抑制收发器
1.本技术要求由al-qaq等人于2020年5月30日提交的题为“6-phase digitally assisted tx/rx harmonic using rf interpolation”的美国临时专利申请第63/032,606号的优先权，该美国临时专利申请的全部内容通过引用并入。
技术领域
2.本公开内容总体上涉及用于减少收发器中不想要的谐波含量的架构。


背景技术：

3.在诸如蜂窝电话的无线终端中，通常具有可能干扰信号处理的不期望的本地振荡器时钟生成的谐波信号(谐波)。在发送器侧，这些谐波可以通过非线性被混频回至期望信号的载波频率附近，并且产生近信道失真，并且可能影响附近使用相同或接近相同的载波频率的其他无线终端。在接收器侧，接近期望的信号时钟谐波频率的阻塞(blocker)信号可以在被混频回至基带频率时，通过下转换过程落在所期望的信号频率的顶部，以降低信噪比和所接收到的信号的失真率。期望的是，尽可能地减少这些时钟谐波的影响。


技术实现要素：

4.根据本公开内容的一个方面，一种发送器包括同相/正交(iq)信号源、频率合成器和谐波抑制混频器。(iq)信号源被配置成接收第一iq信号并根据该第一iq信号生成第二iq信号，第二iq信号呈具有同相分量、正交分量、同相分量的反相以及正交分量的反相的差分格式，其中，第二iq信号的同相分量和正交分量中的一者或两者是第一iq信号的同相分量和正交分量的线性组合。频率合成器被配置成生成6相时钟信号，该6相时钟信号包括具有100％的组合占空比的第一组三个非交叠时钟信号和具有100％的组合占空比的第二组三个非交叠时钟信号。谐波抑制混频器包括第一混频部，该第一混频部具有：第一组混频器，每个混频器被配置成接收第一组时钟信号中的对应时钟信号，第一组混频器中的第一混频器还被配置成接收第二iq信号的同相分量，并且第一组混频器中的第二混频器还被配置成接收第二iq信号的正交分量的反相；以及第二组混频器，每个混频器被配置成接收第二组时钟信号中的对应时钟信号，第二组混频器中的第一混频器还被配置成接收第二iq信号的正交分量，并且第二组混频器中的第二混频器还被配置成接收第二iq信号的同相分量的反相。谐波抑制混频器被配置成：通过将第一组混频器中的每个混频器的输出组合来形成第一中间信号；通过将第二组混频器中的每个混频器的输出组合来形成第二中间信号；以及将第一中间信号和第二中间信号组合以形成关于谐波抑制混频器的第一输出信号。
5.可选地，在前述方面中，第一组混频器中的第三混频器还被配置成具有被连接至地的输入端；并且第二组混频器中的第三混频器还被配置成具有被连接至地的输入端。
6.可选地，在以上第一方面中，第一组混频器中的第三混频器还被配置成具有被连接至地的输入端；以及第二组混频器中的第三混频器还被配置成具有被连接至地的输入端。
7.可选地，在前述方面中，第一混频部还包括：第三组混频器，每个混频器被配置成接收第一组时钟信号的对应时钟信号和第二iq信号的分量之一；以及第四组混频器，每个混频器被配置成接收第二组时钟信号中的对应时钟信号和第二iq信号的分量之一。谐波抑制混频器还被配置成：通过将第三组混频器中的每个混频器的输出组合来形成第三中间信号；通过将第四组混频器中的每个混频器的输出组合来形成第四中间信号；以及进一步将第三中间信号和第四中间信号与第一中间信号和第二中间信号组合，以形成关于谐波抑制混频器的第一输出信号。
8.可选地，在任一前述方面中，发送器还包括第一可变增益放大器和第二可变增益放大器。第一可变增益放大器被配置成：接收第一中间信号；以及在将第一中间信号和第二中间信号组合以形成关于谐波抑制混频器的第一输出信号之前，放大第一中间信号。第二可变增益放大器被配置成：接收第二中间信号；以及在将第一中间信号和第二中间信号组合以形成关于谐波抑制混频器的第一输出信号之前，放大第二中间信号。
9.可选地，在任一前述方面中，谐波抑制混频器还包括第二混频部，该第二混频部包括：第三组混频器，每个混频器被配置成接收第一组时钟信号中的对应时钟信号，第一组混频器中的第一混频器还被配置成接收第二iq信号的同相分量的反相，并且第一组混频器中的第二混频器还被配置成接收第二iq信号的正交分量；以及第四组混频器，每个混频器被配置成接收第二组时钟信号中的对应时钟信号，第二组混频器中的第一混频器还被配置成接收第二iq信号的正交分量的反相，并且第二组混频器中的第二混频器还被配置成接收第二iq信号的同相分量。谐波抑制混频器被配置成：通过将第三组混频器中的每个混频器的输出组合来形成第三中间信号；通过将第四组混频器中的每个混频器的输出组合来形成第四中间信号；以及将第三中间信号和第四中间信号组合以形成关于谐波抑制混频器的第二输出信号。
10.可选地，在前述方面，发送器还包括电感耦合器，该电感耦合器包括：第一线圈，其被配置成在第一端子处接收关于谐波抑制混频器的第一输出信号，并且在第二端子处接收关于谐波抑制混频器的第二输出信号；以及第二线圈，其感应耦合至第一线圈，第二线圈具有被配置成为发送器提供单端输出的第一端子和被连接至地的第二端子。
11.可选地，在前述方面中，发送器还包括功率放大器，该功率放大器被配置成接收和放大单端输出。
12.可选地，在前述方面中，发送器还包括天线，该天线被配置成接收和发送单端输出。
13.可选地，在任一前述方面中，频率合成器被配置成通过从压控振荡器生成第一组时钟信号并且通过向第一组时钟信号引入相移根据第一组时钟信号生成第二组时钟信号来生成6相时钟信号。
14.可选地，在任一前述方面中，iq信号源包括：数字校正电路，其被配置成接收呈数字格式的第一iq信号并且根据第一iq信号，生成呈数字格式的第二iq信号；第一数模转换器，其被配置成接收呈数字格式的所述第二iq信号的同相分量，并且根据所述第二iq信号的同相分量来生成呈差分模拟格式的所述第二iq信号的同相分量；以及第二数模转换器，其被配置成接收呈数字格式的第二iq信号的正交分量，并且根据第二iq信号的正交分量来生成呈差分模拟格式的第二iq信号的正交分量。
15.根据本公开内容的另一方面，提供一种发送信号的方法，该方法包括：接收第一同相/正交(iq)信号；以及根据第一iq信号来生成第二iq信号，第二iq信号呈具有同相分量、正交分量、同相分量的反相和正交分量的反相的差分格式，其中，第二iq信号的同相分量和正交分量中的一者或两者为第一iq信号的同相分量和正交分量的线性组合。该方法还包括：接收6相时钟信号，该6相时钟信号包括具有100％的组合占空比的第一组三个非交叠时钟信号和具有100％的组合占空比的第二组三个非交叠时钟信号；以及根据第二iq信号和6相时钟信号生成第一输出信号。第一输出信号通过以下操作来生成：在第一组混频器中的每个混频器处接收第一组时钟信号中的对应时钟信号；在第一组混频器中的第一混频器处接收第二iq信号的同相分量；在第二组混频器中的第二混频器处接收第二iq信号的正交分量的反相；将第一组混频器中的每个混频器的输出组合以形成第一中间信号；在第二组混频器中的每个混频器处接收第二组时钟信号中的对应时钟信号；在第二组混频器中的第一混频器处接收第二iq信号的同相分量的反相；在第二组混频器中的第二混频器处接收第二iq信号的正交分量；将第二组混频器中的每个混频器的输出组合以形成第二中间信号；以及通过将第一中间信号和第二中间信号组合来生成第一输出信号。
16.可选地，在前述方面中，第一输出信号还通过以下操作根据第二iq信号和6相时钟信号而生成：将第一组混频器中的第三混频器的输入端连接至地；以及将第二组混频器中的第三混频器的输入端连接至地。
17.可选地，在发送信号的方法的以上第一方面中，第一输出信号还通过以下操作根据第二iq信号和6相时钟信号而生成：在第一组混频器中的第三混频器处接收第二iq信号的除同相分量和正交分量的反相之外的分量；以及在第二组混频器中的第三混频器处接收第二iq信号的除正交分量和同相分量的反相之外的分量。
18.可选地，在前述方面中，第一输出信号还通过以下操作根据第二iq信号和6相时钟信号而生成：在第三组混频器中的每个混频器处接收第一组时钟信号中的对应时钟信号和第二iq信号的分量之一；将第三组混频器中的每个混频器的输出组合以形成第三中间信号；在第四组混频器中的每个混频器处接收第二组时钟信号中的对应时钟信号和第二iq信号的分量之一；以及将第四组混频器中的每个混频器的输出组合以形成第四中间信号，其中，通过进一步将第三中间信号和第四中间信号与第一中间信号和第二中间信号组合来生成第一输出信号。
19.可选地，在发送信号的方法的任一前述方面中，该方法还包括：在将第一中间信号与第二中间信号组合以生成第一输出信号之前，单独地放大第一中间信号和第二中间信号。
20.可选地，在发送信号的方法的任一前述方面中，该方法还包括：通过以下操作根据第二iq信号和6相时钟信号生成第二输出信号：在第三组混频器中的每个混频器处接收第一组时钟信号中的对应时钟信号；在第三组混频器中的第一混频器处接收第二iq信号的同相分量的反相；在第二组混频器中的第二混频器处接收第二iq信号的正交分量；将第三组混频器中的每个混频器的输出组合以形成第三中间信号；在第四组混频器中的每个混频器处接收第二组时钟信号中的对应时钟信号；在第四组混频器中的第一混频器处接收第二iq信号的同相分量；在第四组混频器中的第二混频器处接收第二iq信号的正交分量的反相；将第四组混频器中的每个混频器的输出组合以形成第四中间信号；以及通过将第三中间信
号与第四中间信号组合来生成第二输出信号。
21.可选地，在前述方面中，该方法还包括：将第一输出信号和第二输出信号分别施加至电感耦合器的第一线圈的第一端子和第二端子；接收和放大来自电感耦合器的第二线圈的输出，第二线圈感应耦合至第一线圈；以及发送经放大的输出。
22.可选地，在发送信号的方法的任一前述方面中，该方法还包括：通过以下操作生成6相时钟信号：从压控振荡器生成第一组时钟信号；以及通过向第一组时钟信号引入相移，根据第一组时钟信号生成第二组时钟信号。
23.可选地，在发送信号的方法的任一前述方面中，该方法还包括：接收呈数字格式的第一iq信号；根据呈数字格式的第一iq信号生成呈数字格式的第二iq信号；根据呈数字格式的第二iq信号的同相分量生成呈差分模拟格式的第二iq信号的同相分量；以及根据呈数字格式的第二iq信号的正交分量生成呈差分模拟格式的第二iq信号的同相分量。
24.根据本公开内容的另外的方面，一种接收器包括：频率合成器，其被配置成生成6相时钟信号，该6相时钟信号包括具有100％的组合占空比的第一组三个非交叠时钟信号和具有100％的组合占空比的第二组三个非交叠时钟信号；谐波抑制混频器；以及校正电路。该谐波抑制混频器包括第一混频部，其包括：第一组混频器，每个混频器被配置成对第一组时钟信号中的一个时钟信号和输入信号进行接收和混频，以在第一组混频器中的第一混频器中生成差分同相/正交(iq)信号的同相分量，以及在第一组混频器中的第二混频器中，生成差分iq信号的正交分量的反相；以及第二组混频器，每个混频器被配置成对第二组时钟信号中的一个时钟信号和输入信号进行接收和混频，以在第二组混频器中的第一混频器中生成差分iq信号的正交分量，以及在第二组混频器中的第二混频器中生成差分iq信号的同相分量的反相。校正电路被配置成接收差分iq信号的分量并根据该差分iq信号的分量生成基带iq信号，其中，基带iq信号的同相分量和正交分量中的一者或两者是差分iq信号的分量的线性组合。
25.可选地，在前述方面中，第一组混频器中的第三混频器还被配置成具有被连接至地的输出端；并且第二组混频器中的第三混频器还被配置成具有被连接接至地的输出端。
26.可选地，在针对接收器的以上第一方面中，第一组混频器中的第三混频器还被配置成生成差分iq信号的除同相分量和正交分量的反相之外的分量；并且第二组混频器中的第三混频器还被配置成生成差分iq信号的除正交分量和同相分量的反相之外的分量。
27.可选地，在针对接收器的任一前述方面中，接收器还包括：一个或更多个低噪声放大器，其被配置成：接收并且放大输入信号；以及将经放大的输入信号供应至谐波抑制混频器。
28.可选地，在前述方面中，一个或更多个低噪声放大器被配置成提供经放大的输入信号作为差分输出，第一混频部接收低噪声低噪声放大器的正侧输出。谐波抑制混频器还包括第二混频部，该第二混频部包括：第一组三个混频器，每个混频器被配置成对第一组时钟信号中的一个时钟信号与低噪声低噪声放大器的负侧输出进行接收和混频，以在第一组混频器中的第一混频器中生成差分iq信号的同相分量的反相，以及在第一组混频器中的第二混频器中，生成差分iq信号的正交分量；以及第二组混频器，每个混频器被配置成对第二组时钟信号中的一个时钟信号与低噪声低噪声放大器的负侧输出进行接收和混频，以在第二组混频器中的第一混频器中生成差分iq信号的正交分量的反相，以及在第二组混频器中
的第二混频器中，生成差分iq信号的同相分量。
29.可选地，在针对接收器的前述两个方面中的任一方面中，接收器还包括天线，该天线被配置成接收输入信号并将其供应至一个或更多个低噪声放大器。
30.可选地，在针对接收器的任一前述方面中，频率合成器被配置成通过从压控振荡器生成第一组时钟信号并且通过向第一组时钟信号引入相移根据第一组时钟信号生成第二组时钟信号来生成6相时钟信号。
31.可选地，在针对接收器的任一前述方面中，校正电路包括：第一模数转换器，其被配置成接收呈模拟格式的差分iq信号的同相分量，并且根据所述差分iq信号的同相分量生成呈数字格式的输入iq信号的同相分量；第二模数转换器，其被配置成接收呈模拟格式的差分iq信号的正交分量，并且根据差分iq信号的正交分量生成呈数字格式的输入iq信号的正交分量；以及数字校正电路，其被配置成接收呈数字格式的输入iq信号并且根据输入iq信号生成基带iq信号。
32.根据本公开内容的另一方面，提供一种接收信号的方法，该方法包括：接收输入信号；接收6相时钟信号，该6相时钟信号包括具有100％的组合占空比的第一组三个非交叠时钟信号和具有100％的组合占空比的第二组三个非交叠时钟信号；以及根据输入信号生成基带iq信号。生成基带iq信号包括：在第一组混频器中的每个混频器处接收第一组时钟信号中的对应时钟信号和输入信号；在第一组混频器中的第一混频器中生成差分同相/正交(iq)信号的同相分量；在第一组混频器中的第二混频器中生成差分iq信号的正交分量的反相；在第二组混频器中的每个混频器处接收第二组时钟信号中的对应时钟信号和所述输入信号；在第二组混频器中的第一混频器中生成差分iq信号的正交分量；在第二组混频器中的第二混频器中生成差分iq信号的正交分量；以及根据差分iq信号的分量生成基带iq信号，其中，基带iq信号的同相分量和正交分量中的一者或两者是差分iq信号的分量的线性组合。
33.可选地，在前述方面中，基带iq信号还通过以下操作来生成：将第一组混频器中的第三混频器的输出端设置成接地；以及将第二组混频器中的第三混频器的输出端设置成接地。
34.可选地，在接收信号的方法的以上第一方面中，基带iq信号还通过以下操作来生成：在第一组混频器中的第三混频器中生成差分iq信号的除同相分量和正交分量的反相之外的分量；以及在第二组混频器中的第三混频器中生成差分iq信号的除所述正交分量和所述同相分量的反相之外的分量。
35.可选地，在前述方面中，基带iq信号还通过以下操作来生成：在第三组混频器中的每个混频器处接收第一组时钟信号中的对应时钟信号和输入信号；在第三组中的每个混频器中生成差分iq信号的分量的分量；在第四组混频器中的每个混频器处接收第二组时钟信号中的对应时钟信号和输入信号；以及在第四组中的每个混频器中生成差分iq信号的分量的分量。
36.可选地，在接收信号的方法的任一前述方面中，该方法还包括：在一个或更多个低噪声放大器中放大输入信号；以及将来自一个或更多个低噪声放大器的经放大的输入信号供应至第一组混频器和第二组混频器。
37.可选地，在前述方面中，一个或更多个低噪声放大器被配置成将作为差分输出的
经放大的输入信号提供将作为差分输出的经放大的输入信号作为低噪声低噪声放大器的正侧输出提供至第一组混频器和第二组混频器。基带iq信号还通过以下操作根据输入信号而生成：在第三组混频器中的每个混频器处接收第一组时钟信号中的对应时钟信号和低噪声低噪声放大器的负侧输出；在第三组混频器中的第一混频器中生成差分iq信号的同相分量的反相；在第三组混频器中的第二混频器中生成差分iq信号的正交分量；在第四组混频器中的每个混频器处接收第二组时钟信号中的对应时钟信号和输入信号；在第四组混频器中的第一混频器中生成差分iq信号的正交分量；以及在第四组混频器中的第二混频器中生成差分iq信号的正交分量的反相。
38.可选地，在两个前述方面中，接收信号的方法还包括：从天线接收输入信号并将输入信号供应至一个或更多个低噪声放大器。
39.可选地，在接收信号的方法的任一前述方面中，接收6相时钟信号包括：从压控振荡器生成第一组时钟信号；以及通过向第一组时钟信号引入相移，根据第一组时钟信号来生成第二组时钟信号。
40.可选地，在接收信号的方法的任一前述方面中，根据差分iq信号的分量生成基带iq信号包括：接收呈模拟格式的差分iq信号的同相分量，并且根据差分iq信号的同相分量生成呈数字格式的输入iq信号的同相分量；接收呈模拟格式的差分iq信号的正交分量，并且根据差分iq信号的正交分量生成呈数字格式的输入iq信号的正交分量；以及接收呈数字格式的输入iq信号并且根据输入iq信号来生成基带iq信号。
41.提供该发明内容是为了以简化的形式介绍一系列构思，这些构思将在下面的具体实施方式中进一步描述。本发明内容不旨在识别所要求保护的主题的关键特征或必要特征，也不旨在用作确定所要求保护的主题的范围的帮助。所要求保护的主题不限于解决背景技术中指出的任何或所有缺点的实现方式。
附图说明
42.本公开内容的各方面通过示例的方式示出，并且不受附图的限制，对于所述附图，相似的附图标记指示元件。
43.图1示出了用于传送数据的无线网络。
44.图2是可以在诸如图1中的网络的网络中使用的无线通信系统的框图。
45.图3是使用rf插值来改进谐波抑制的6相数字辅助谐波抑制发送器的第一实施方式的框图。
46.图4示出了图3的6相频率合成器块作为双3相频率合成器的一个实施方式。
47.图5是示出来自图4的频率合成器块的每个时钟及其占空比的时序图。
48.图6示出了用于图3的实施方式的功率放大器的性能的模拟的结果。
49.图7是示出用于如图3的实施方式中的收发器的操作的第一实施方式的流程图。
50.图8是使用rf插值来改进谐波抑制的6相数字辅助谐波抑制接收器的第一实施方式的框图。
51.图9是示出用于如图8的实施方式中的接收器的操作的实施方式的流程图。
52.图10呈现了使用rf插值和交叠6相时钟的接收器的替选实施方式。
53.图11示出了用于图10的实施方式的功率放大器的输出端处的性能的模拟的结果。
54.图12是与图10的发送器实施方式对应的使用数字补偿的接收器的替选实施方式。
55.图13和图14呈现了发送器和接收器的另一组替选实施方式。
具体实施方式
56.现在将参照附图描述本公开内容，本公开内容总体上涉及用于减少来自发送器和接收器的不希望的谐波含量的技术。呈现了使用rf插值的6相数字辅助谐波抑制发送器和接收器的实施方式。发送器和接收器包括谐波抑制混频器，该谐波抑制混频器使用6相时钟信号，同时还使用针对发送器路径的差分同相/正交(in-phase/quadrature，i/q)输入信号以及针对接收器路径的输出信号。这引起同相分量与正交分量之间的串扰。为了获得所期望的基带信号并且除去串扰，数字校正电路形成基带i/q信号的线性组合，以生成用于混频器的差分i/q信号。通过使用差分i/q信号，仅需要两个dac/adc，从而节省电路系统面积和功耗，同时提供强大的第2时钟谐波抑制、第3时钟谐波抑制和第4时钟谐波抑制。时钟信号可以由两组3相信号组成，每个信号具有33％的占空比。
57.应当理解，本公开内容的当前实施方式可以以许多不同的形式来实现，并且权利要求的范围不应被解释为受限于本文中阐述的实施方式。而是，提供这些实施方式以使得本公开内容将是透彻且完整的，并且将本发明的实施方式构思充分传达给本领域技术人员。实际上，本公开内容旨在覆盖在由所附权利要求书限定的本公开内容的范围和精神内包括的这些实施方式的替选、修改和等同物。此外，在本公开内容的当前实施方式的以下详细描述中，阐述了许多具体细节以便提供透彻的理解。然而，对于本领域普通技术人员而言将清楚的是，可以在没有这样的具体细节的情况下实践本公开内容的实施方式。
58.图1示出了用于传送数据的无线网络。通信系统10包括例如用户设备11a至11c、无线电接入网络(radio access network，ran)12a至12b、核心网络13、公共交换电话网络(public switched telephone network，pstn)14、因特网15和其他网络16。另外的或替选的网络包括私人数据分组网络和公共数据分组网络——包括公司内联网。虽然图中示出了特定数量的这些部件或元件，但是在系统10中可以包括任何数量的这些部件或元件。
59.在一个实施方式中，无线网络可以是包括至少一个5g基站的第五代(fifth generation，5g)网络，该至少一个5g基站采用正交频分复用(orthogonal frequency-division multiplexing，ofdm)和/或非ofdm以及短于1毫秒(ms)(例如，100微秒或200微秒)的传输时间间隔(transmission time interval，tti)来与通信装置进行通信。一般而言，对基站的引用可以指代enb和5g基站(gnb)中的任何一个。此外，网络还可以包括用于处理经由至少一个enb或gnb基站从通信装置接收到的信息的网络服务器。
60.系统10使得多个无线用户能够发送和接收数据和其他内容。系统10可以实现一种或更多种信道接入方法，例如包括但不限于码分多址(code division multiple access，cdma)、时分多址(time division multiple access，tdma)、频分多址(frequency division multiple access，fdma)、正交fdma(orthogonal fdma，ofdma)或单载波fdma(single-carrier fdma，sc-fdma)。
61.用户设备(user equipment，ue)11a至11c被配置成在系统10中操作和/或通信。例如，用户设备11a至11c被配置成发送和/或接收无线信号或有线信号。每个用户设备11a至11c表示任何合适的终端用户装置并且可以包括如下的装置(或可以被称为)：用户设备/装
置、无线发送/接收单元(ue)、移动站、固定或移动用户单元、蜂窝电话、个人数字助理(personal digital assistant，pda)、智能电话、膝上型计算机、计算机、触摸板、无线传感器、可穿戴装置或消费电子装置。
62.在所描绘的实施方式中，ran 12a至12b分别包括一个或更多个基站17a、17b(被统称为基站17)。基站17中的每一个被配置成与ue 11a、11b、11c中的一个或更多个无线地对接，以使得能够接入核心网络13、pstn 14、因特网15和/或其他网络16。例如，基站(base station，bs)17可以包括如下若干众所周知的装置中的一个或更多个：例如基站收发站(base transceiver station，bts)、节点b(node-b，nodeb)、演进型nodeb(evolved nodeb，enb)、下一(第五)代(5g)nodeb(next(fifth)generation(5g)nodeb，gnb)、家庭nodeb、家庭enodeb、站点控制器、接入点(access point，ap)、或无线路由器、或服务器、路由器、交换机或具有有线或无线网络的其他处理实体。
63.在一个实施方式中，基站17a形成ran 12a的一部分，该ran 12a可以包括其他基站、元件和/或装置。类似地，基站17b形成ran 12b的一部分，该ran 12b可以包括其他基站、元件和/或装置。基站17中的每一个进行操作以在特定地理区或区域——有时被称为“小区”——内发送和/或接收无线信号。在一些实施方式中，可以采用针对每个小区具有多个收发器的多输入多输出(multiple-input multiple-output，mimo)技术。
64.基站17使用无线通信链路通过一个或更多个空中接口(未示出)与用户设备11a至11c中的一个或更多个通信。空中接口可以利用任何合适的无线接入技术。
65.可以设想，系统10可以使用多信道接入功能，包括例如其中基站17和用户设备11a至11c被配置成实现长期演进无线通信标准(long term evolution，lte)、高级lte(lte advanced，lte-a)和/或lte多媒体广播多播服务(multimedia broadcast multicast service，mbms)的方案。在其他实施方式中，基站17和用户设备11a至11c被配置成实现umts、hspa或hspa+标准和协议。当然，可以利用其他多址方案和无线协议。
66.ran 12a至12b与核心网络13进行通信，以向用户设备11a至11c提供语音、数据、应用、通过因特网协议的语音(voice over internet protocol，voip)或其他服务。应当理解，ran 12a至12b和/或核心网络13可以与一个或更多个其他ran(未示出)直接地或间接地通信。核心网络13还可以用作用于其他网络(例如，pstn 14、因特网15和其他网络16)的网关接入。此外，用户设备11a至11c中的一些或全部可以包括用于使用不同的无线技术和/或协议通过不同的无线链路与不同的无线网络通信的功能。
67.ran 12a至12b还可以包括毫米和/或微波接入点(access point，ap)。ap可以是基站17的一部分或者可以位于远离基站17的位置。ap可以包括但不限于连接点(毫米波、或mmw、cp)或者能够进行mmw通信的基站17(例如，mmw基站)。mmw ap可以发送和接收在例如从24ghz至100ghz的频率范围内的信号，但不要求在整个该范围内进行操作。如本文所使用的，术语“基站”用于指代基站和/或无线接入点。
68.尽管图1示出了通信系统的一个示例，但是可以对图1进行各种改变。例如，通信系统10可以包括任何数量的用户设备、基站、网络或呈任何合适配置的其他部件。还应当理解，术语“用户设备”可以指代与蜂窝或移动通信系统中的无线电网络节点通信的任何类型的无线装置。用户设备的非限制性示例是目标装置、装置对装置(device-to-device，d2d)用户设备、机器类型用户设备或能够进行机器对机器(machine-to-machine，m2m)通信的用
户设备、膝上型计算机、pda、ipad、平板计算机、移动终端、智能电话、膝上型计算机嵌入式设备(laptop embedded equipped，lee)、膝上型计算机安装设备(laptop mounted equipment，lme)和usb加密狗。
69.图2是诸如移动电话或用户设备11a至11c或基站17的无线通信系统100的框图，其示出了关于以下附图所讨论的元件中的一些元件。为了从处理器111的电路元件发送输出信号，发送器(tx)rf/模拟部101根据tx数字基带块107的构造将输出信号从基带或中频(intermediate frequency，if)范围向上转换到射频(radio frequency，rf)范围，并且还在将发送信号供应至天线105之前对传出的发送信号进行放大和滤波。发送器(tx)rf/模拟部101还可以被配置成执行其他过程以准备传出的发送信号。由tx数字基带块107生成的输出信号以同相/正交(i/q)格式作为同相信号i
tx
和正交信号q
tx
提供给tx rf/模拟部101。尽管tx数字基带块107在图2中被示为与tx rf/模拟部101分开的块，但根据实施方式，这些元件可以不同地组合为电路元件并以硬件、固件、软件或这些的组合来实现。
70.信号由天线105接收并供应至接收器(rx)rf/模拟部102。在将信号传递到由处理器111处表示的装置上的其他元件之前，rx部102执行任何需要或希望的信号处理，例如从射频(rf)范围下转换到中频(intermediate frequency，if)范围和滤波。在图2的实施方式中，rx rf/模拟部102的输出呈i/q格式，而rx数字基带部117将rx rf/模拟部102的输出转换为供应至处理器的接收信号。尽管在图2中rx数字基带部117被示为与rx rf/模拟部102分开的块，但根据实施方式，这些元件可以不同地组合为电路元件并以硬件、固件、软件或它们的组合来实现。此外，虽然图2将tx rf/模拟部101和rx部rf/模拟102表示为单独的元件，但是根据实施方式，发送器路径和接收器路径可以共享许多元件或被实施为组合的收发器。在下文中，“收发器”通常可以用来指组合的发送器/接收器，指分离的收发器和接收器部，或者指在发送器与接收器之间共享一个或更多个部件(例如，本地振荡器)的实施方式。
71.在诸如移动电话的收发器中，通常具有从本地振荡器生成的不期望的时钟谐波。在发送器侧，这些时钟谐波可以通过非线性被混频回至接近所期望信号的频率，并且产生近通道失真(例如，cim2、cim3、cim5，其中，cimx是第x阶计数器互调)并且还使用附近的载波频率影响附近的其他无线终端。在接收器侧，当下转换时，在期望的信号的时钟谐波频率附近的阻塞信号可能在被混频回至基带频率时落在期望信号频率的顶部，并且使所接收到的信号劣化。因此，期望尽可能地减少这些不希望的时钟谐波的影响。
72.通常，可以在适当地选择n的情况下通过多相(n相)混频器设计来除去这些不希望的谐波中的一些，其中值n越高，将除去越多的谐波。例如，在典型的模拟if插值方法中，发送器或接收器可以使用具有两个if电路系统对的两个模数转换器和两个数模转换器(dac)。该方法依赖于if级与rf级之间的if电阻插值网络，用于发送器路径中的4相到n相转换(或针对接收器的n相到4相)。该电阻插值网络通常会引起增加的噪声和由于混频器开关负荷导致的功耗增加。典型的数字插值使用n/2dac/adc和n/2if对(例如，对于6相发送器谐波抑制系统，将需要三个dac和if对)。这导致if面积要求和功耗增加。数字插值提供了良好的性能，但这种性能是过多的，并且在许多情况下是以增加if面积/功率为代价的。以下实施方式通过仅需要两个dac/adc/if对来解决数字插值中增加的if面积/功率，并使用rf插值的概念来减轻由模拟if插值引起的增加的功率和噪声。
73.以下呈现了针对发送器和接收器以及谐波抑制混频器(harmonic rejection mixer，hrm)混频器结构的实施方式，该hrm混频器结构使用混频器开关来执行rf插值，然后应用数字补偿来校正任何产生的同相/正交(i/q)串扰。该方法可以与等加权或非等加权以及分段或非分段可变增益放大器(在发送器路径中)和低噪声放大器(在接收器路径中)一起使用。以下讨论主要在6相(或双3相)发送器和接收器实施方式的上下文中呈现。六相提供了如下机会，其将1.5x本地振荡器(local oscillator，lo)时钟生成用于超高频带(ultra-high band，uhb)，这与4相系统的2x lo时钟生成相反。这在处理亚8ghz 5g uhb频带的lo生成时提供了功率节省。
74.图3是使用rf插值来改进谐波抑制的6相数字辅助谐波抑制发送器的第一实施方式的框图。考虑处于高级别的图3，iq源107——其可以在图2的tx数字基带块107内部生成——提供要发送的信号。来自iq源107的信号呈i/q格式，并且如下所述，在信号源241中被转换成差分i/q，该差分i/q的分量将源信号提供给谐波抑制块hrm 200。具有向6相信号生成器235供电的压控振荡器vco 231的锁相环233的频率合成器块230向hrm200提供时钟信号。通过一组可变增益放大器vga 221-i和vga223-i、电感耦合器251、功率放大器pa 253和滤波器255将hrm 200的输出供应至天线105。
75.图4示出了图3的6相频率合成器块作为双3相频率合成器的一个实施方式。以下呈现的不同实施方式将主要依赖于使用图5中所示的6相33％占空比交叠时钟信号。然而，应该注意，此处描述的技术也适用于其他占空比交叠或非交叠时钟布置。
76.在用于图4的实施方式的频率合成器230的块中，vco 231可以是锁相环pll 233的一部分。vco可以在频率fvco＝1.5*flo下运行，其中，flo是本地振荡器或载波频率。vco输出被馈送至第一3相时钟生成块435以生成clk0、clk120和clk240。vco输出还被馈送至90度相移块437，并且然后被馈送至第二3相生成块439。由于3相生成块439基本上是除以1.5操作，因此初始90度相移在最终载波频率处变为60度，这意味着在块439中将生成clk60、clk180和clk300。对于所有六个时钟(clk0、clk120、clk240、clk60、clk180和clk300)，在该实施方式中，每个时钟具有33.33％的占空比，使得来自生成块235和239中的每一个的三个时钟信号为非交叠的并且一起相加为100％，但是形成不同块的时钟交叠。
77.图5是示出了一个实施方式中的来自频率合成器块230的每个时钟及其占空比的时序图。如图5所示，clk0、clk120和clk240形成3相时钟信号的第一组非交叠信号，并且clk60、clk180和clk300形成3相时钟信号的第二组非交叠信号。通过组合所有六个时钟，它们是交叠时钟。
78.返回至图3，在iq信号路径中，来自iq源107的iq数据是具有分量i
bb
和q
bb
的基带i/q信号，其被供应至数字校正块243，如下面更详细描述的，该数字校正块根据i
bb
和q
bb
对的线性组合形成具有分量i和q的差分i/q信号。然后，数模转换器dac_i 245-1和dac_q 245-2将数字信号(i，q)对转换为模拟信号，然后通过低通滤波器(low pass filter，lpf)lpf_i 247-1和lpf_q 247-2滤波以去除不希望的失真和噪声。通常，dac和lpf是相对不受收发器内部其他噪声源的影响的差分电路。这意味着除了i(0度相位)信号和q(90度相位)信号之外，还创建了互补信号ib(180度相位)和qb(270度相位)并将其提供给hrm 200。元件107、243、245-1、245-2、247-1和247-2一起形成差分i/q信号源241。注意，虽然使用6相时钟信号，但仅使用两个dac来提供输入信号。
79.hrm 200的两个p侧中间输出各自都去往vga 221-1或vga-2 221-2中的对应一个。这些vga中的每一个的输入是来自一组三个混频器的组合输出，每个混频器接收具有相位(0
°
，120
°
，240
°
)或具有相位(60
°
，180
°
，300
°
)的一组时钟信号中的一个时钟信号：vga 221-1的输入是接收信号输入i和clk0的混频器201、具有接地输入并接收clk120的混频器202、以及接收输入信号qb和clk240的混频器203的组合输出，这些输出被组合以产生第一p侧中间输出；并且vga 221-2的输入是接收输入信号q和bclk60的混频器204、具有被连接至地的输入端并接收clk300的混频器205、以及接收输入信号ib和clk180的混频器206的组合输出，这些输出被组合以产生第二p侧中间输出。由于混频器202和205具有被连接至地的其输入端，因此在该实施方式中它们充当伪(dummy)混频器。如上所述，每组的每个时钟信号具有1/3或33％的占空比，并且是非交叠的，但每组一起相加为100％。总之，如图5的实施方式所示，组成6相信号的两组三个时钟信号交叠。
80.类似的布置用于hrm 200的n侧中间输出，每个n侧中间输出去往对应的vga 223-1或vga 223-2中的一个。这些vga中的每一个的输入是来自一组三个混频器的组合输出，每个混频器在n侧上接收相同的一组时钟信号中的一个时钟信号，并且除了伪混频器，现在接收对应输入的反相：vga 223-1的输入是接收ib和clk0的混频器211、接收clk120的伪混频器212以及接收q和clk240的混频器213的组合输出，以产生第一n侧中间输出；并且vga 221-2的输入是接收qb和clk60的混频器214、接收clk300的伪混频器215以及接收i和clk180的混频器216的组合输出，以产生第二n侧中间输出。如上所述，这些时钟信号中的每一个都具有1/3或33％的占空比，并且是非交叠的，但每组一起相加为100％。
81.来自p侧混频器的rf中间输出由vga 221-1和221-2放大并组合以提供来自hrm200的p侧输出信号，并且来自n侧混频器的rf中间输出类似地由vga 223-1和223-2放大并组合以提供来自hrm 200的n侧输出信号。为了将来自vga的rf输出转换为单端输出，可以使用电感耦合器251，其中将组合的p侧输出和组合的n侧输出跨电感耦合器251的第一线圈和电感耦合器251的第二线圈被连接，该第二线圈的一侧设置成接地并且另一侧在输出处提供单端信号。功率放大器pa 253放大单端输出并且通过rf滤波器255对pa输出进行滤波以去除不希望的失真。最后，将滤波后的rf输出馈送至天线105以进行发送。
82.通常，hrm 200内的混频器是蜂窝应用中的无源混频器，这意味着交叠时钟会在不同路径之间产生串扰。为了避免这种情况，如图3所示的，可以使用经分段的vga 221-1、221-2、223-1和223-2，使得每个单独的路径具有非交叠的时钟。
83.图3的实施方式应用使用关于图5讨论的交叠的6相33％占空比时钟的发送器rf插值。伪混频器202、205、212和215用于确保通过所有时钟相位的正确循环切换。换言之，每个经分段的vga(221-1、221-2、223-1和223-2)的添加的时钟周期应当相加为100％的完整周期。使用伪混频器允许将混频器的总数量减少到12个(与稍后讨论的实施方式相比)，但可能对落在附近接收频带中的输出发送器噪声产生影响。这使得该配置更适合时分复用(time-division multiplexing，tdd)uhb频段，其中接收频段噪声不是问题。尽管图3的实施方式示出了相等加权的vga(即，具有相同增益的vga)，但该方法也可以应用于经分段的vga被设计为具有不相等增益的情况。
84.关于数字校正块243，i和q分别是在i和q dac lpf_i 247-1和lpf_q 247-2的输出处的差分模拟i/q波形。假设单位增益无源混频器和vga仅用于说明目的(并且不失一般
性)，则可以表明，该实施方式的rf输出复(complex)包络(vout)由下式给出：
85.vout＝i+1/2*q+j*sqrt(3)/2*q。
86.从以上等式，明显的是，q信号的一部分(以粗体字突出显示)泄漏到(同相)i路径中。此外，注意，所期望的i和q项不是相等地缩放的。该i/q串扰可以在由数字校正块243进行的dac输入之前在tx数字前端(digital front end，dfe)内被数字补偿。
87.在这种情况下应用的数字补偿在数字校正块243中示出并且是线性组合：
88.i＝i
bb
*sqrt(3)/2-q
bb
/2；以及
89.q＝q
bb
。
90.在以上中，i
bb
和q
bb
是来自源107的“理想”发送器数字基带i/q信号分量，并且它们是旨在要发送的预期i/q信号。利用该校正因子，vout＝sqrt(3)/2(i
bb
+j*q
bb
)，除了归一化因子之外，其是i
bb
+j*q
bb
的基带i/q信号的期望输出。
91.图3的发送器可以提供2次时钟谐波抑制、3次时钟谐波抑制和4次时钟谐波抑制。使用33％占空比的6相实施方式抑制了2次和4次谐波，因为三相(0、60和120)lo时钟中的每一个都具有其对应的相等加权差分对(180、240和300)lo时钟。这确保了2次谐波消除和4次谐波消除。此外，由于33％的占空比lo时钟自然不具有3次谐波含量，因此3次谐波含量被抑制。图6的模拟示出了这种rf插值hrm架构在pa 253输出处的性能。如果适当地管理损伤，则可以实现与标准6相hrm相当的性能。在图3的实施方式的发送器链中，pa 253被示为单端设计，这意味着它具有强的偶数阶非线性，使得将存在由功率放大器引入的一些2次谐波到cim2的转换。
92.图6示出了用于图3的实施方式的功率放大器的输出端处的性能的模拟的结果。更具体地，图6的曲线图以分贝(db)为单位绘制了作为频率的函数的6相功率放大器输出端的输出，该输出被归一化成使得期望的发送器(tx)信号在0db处。在图6的曲线图中，为了快速模拟的目的，所期望的信号频率(大约1.2288x108hz)被选择为低于实际rf目标频率。除了所期望的tx信号之外，在稍低的频率处，由于lo泄漏而引起的峰值降低了约-60db，而由于图像失真而引起的峰值降低了-80db以上。
93.关于谐波，对于二阶计数器互调，图6示出了正侧cim2p上的峰值下降了-90db。不存在其他显著的尖峰。因此，图6的模拟结果说明使用rf插值的6相数字辅助谐波抑制收发器的功率放大器pa 253的输出端处的性能与标准6相hrm相当。该系统的频谱示出了所有cim失真的水平对于蜂窝应用而言都足够低。
94.图7是示出了用于如图3的实施方式中的收发器的操作的第一实施方式的流程图。在701处，从iq源107接收初始基带i/q信号(ibb，qbb)。在703处，从信号源241生成用于hrm 200的输入信号。数字校正块243根据源基带i/q信号(i
bb
，q
bb
)的线性组合形成提供给hrm 200的i/q信号对(i，q)。在图3的实施方式中，差分信号对i、ib和q、qb由dac 245-1、245-2和lpf 247-1、247-2从来自校正块243的i/q信号生成。
95.在705处，频率合成器230生成lo时钟信号，并且hrm 200接收lo时钟信号。lo时钟信号包括如以上关于图5示出的6相时钟信号，其中，在关于图4示出的实施方式中，这些6相时钟信号可以是第一3相时钟信号生成器435的三个分量和第二3相时钟信号生成器439的三个分量。在图3的实施方式中，第一3相时钟信号是来自生成器块235的全部具有1/3的占空比的时钟信号clk0、clk120和clk240，并且第二3相时钟信号相对于第一3相信号偏移60
度并且是来自生成器块239的全部具有1/3的占空比的时钟信号clk60、clk180和clk300。虽然图7的流程图以特定顺序呈现其元素，但应当理解，这些都可以同时执行(即，701、703以及后续元素在操作期间同时进行)以在图3的电路正在发送时生成输出信号。
96.在707处，将第一组时钟信号的时钟信号与输入信号的输入i分量和qb分量混频。例如，在图3的实施方式中，在hrm 200的p侧的第一组混频器中，时钟信号分量(0、240)分别与混频器201和203中的分量(i、qb)混频，其中时钟信号分量clk120由伪混频器202使用。在下面呈现的替选实施方式中，混频器202也可以接收i/q信号的分量而不是将其信号输入接地。在709处，将混频器201、202和203的输出组合，以形成用于p侧的第一中间信号，然后在vga 221-1中放大该第一中间信号。
97.与707和709同时地执行711和713。在711处，将第二组时钟信号与输入信号的i分量和qb分量混频。例如，在图3的实施方式中，在hrm 200的p侧的第二组混频器中，时钟信号(clk60、clk180)分别与混频器204和206中的(q、ib)混频，其中，混频器205是接收clk300时钟信号并带有接地信号输入的伪混频器。在下面呈现的替选实施方式中，混频器205还可以接收差分i/q输入信号的分量。在713处，将混频器204、205和206的输出组合，以形成用于p侧的第二中间信号，然后在vga 221-2中放大该第二中间信号。在如图3所示的两侧实施方式中，如上所述的那样生成两个n侧中间输出，以补充707至713的p侧过程。
98.在715处，将第一中间信号和第二中间信号组合，以生成在图3的两侧实施方式中关于hrm 200的p侧的输出信号。在放大中间信号之后，将vga 221-1和221-2的输出组合，以提供关于hrm 200的p侧的输出信号。在图3的两侧实施方式中，将在n侧的中间输出类似地组合，以提供关于hrm 200的n侧的输出信号。
99.然后，在717中发送输出信号。在类似于图3的两侧实施方式中，在电感耦合器251的线圈处将p侧输出和n侧输出转换为单侧输出。然后，将单侧输出在功率放大器pa 253中放大，在滤波器255处滤波，然后从天线105发送。
100.接收器配置的实施方式可以类似于图3的发送器配置，但是是“反向”方式，即，可变增益放大器被低噪声放大器代替并且dac被adc代替。与发送器情况类似，当将rf插值应用于接收器时，也会导致i/q串扰，并且数字补偿可以用于提取所期望的基带i/q信号。如图8的实施方式所示，对应的数字基带补偿可以在接收器数字前端内完成，并且被应用于adc i/q输出。
101.图8是6相接收器系统的实施方式的框图，该6相接收器系统抑制位于2次时钟谐波、3次时钟谐波和4次时钟谐波处或在2次时钟谐波、3次时钟谐波和4次时钟谐波附近的阻塞。粗略地说，除了信号路径反向，图8的接收器实施方式的总体结构类似于图3的发送器实施方式。在此处呈现的接收器实施方式中，使用经分段的低噪声放大器(low noise amplifier，lna)来避免交叠串扰。
102.更具体地，频率合成器830可以具有与图3的频率合成器230相同或相似的结构，其中，vco 831、pll 833和6相生成块835可以如以上关于对应的元件231、233和235描述的那样进行操作。
103.hrm 700现在不是接收差分i/q输入信号，而是生成差分i/q输出。图8又是两侧实施方式。互补输出信号对(i，ib)和(q，qb)充当一组低通滤波器和模数转换器的差分输入。更具体地，(i，ib)对是至lpf_i 847-1的差分输入，然后其输出去往adc_i 845-1以给出该
输出的(单端)同相分量。类似地，(q，qb)对是至lpf_q 847-2的差分输入，然后其输出去往adc_q 845-2以给出3相输出的(单端)正交分量。然后，与针对校正块243中的逆过程的上述过程类似地，数字校正块843采用输入i/q信号分量(i，q)的线性组合，以提取基带i/q信号分量(ibb，qbb)。
104.至hrm 800的输入来自p侧的lna 821-1和lna 821-2以及n侧的lna 823-1和lna 823-2的经分段的lna，每个lna被连接以通过rf滤波器855接收来自天线105的信号。替选实施方式可以使用具有差分输出的一对lna，所述差分输出具有去往hrm 800中的对应组的p侧混频器的每个lna的p侧输出以及去往hrm 800中的对应组的n侧混频器的每个lna的n侧输出。
105.在hrm 800内，来自lna 821-1的p侧输出去往第一组p侧混频器801、802和803以分别与clk0、clk120和clk240混频，以在801中生成输出分量i以及在803中生成输出分量qb，其中802是具有接地输出的伪混频器。在n侧，来自lna 823-1的输出去往第一组p侧混频器对组811、812和813，以分别与clk0、clk120和clk240混频以生成输出分量ib、接地伪输出和q。
106.类似地，来自lna 821-2的p侧输出去往分别与clk60、clk300和clk180混频的一组p侧混频器804、805和806，以生成输出分量q、接地伪输出和ib。在n侧，来自lna 823-2的输出去往一组n侧混频器组814、815和816，以分别与clk60、clk300和clk180混频，以生成输出分量qb、接地伪输出和i。
107.图9是示出用于如图8的实施方式中的接收器的操作的实施方式的流程图。在901处，接收输入信号。参考图8的实施方式，输入信号由天线105接收，然后去往经分段的lna 821-1、821-2、823-1和823-2，其中输出被供应至hrm 800的p侧和n侧。在903处，频率合成器830生成lo时钟信号，并且hrm 800接收lo时钟信号。图8的实施方式中的lo时钟信号可以包括两组clk0、clk120和clk240和clk60、clk180和clk300的6相时钟信号，它们中的全部都具有1/3(33％)的占空比。
108.在905处，对于第一组时钟信号(clk0、clk120和clk240)的每个分量，将来自lna 821-1的p侧输入信号与时钟信号混频，以生成从混频器801输出的i以及从混频器803输出的qb。如图3的发送器实施方式上的那样，接收clk120的混频器802是伪混频器并且其输出接地。在907处，对于第二组时钟信号(clk60、clk180和clk300)的每个分量，来自lna821-2的p侧输入信号与时钟信号混频以生成从混频器804输出的q以及从混频器806的ib。如图3的发送器实施方式上的那样，接收clk300的混频器805是伪混频器并且其输出接地。
109.来自905的输出和来自907的输出一起提供i/q输出的分量。然后，差分输出可以去往lpf 747-1和747-2和747-3，随后去往adc 745-1和745-2，以生成具有分量(i，q)的(单侧)数字i/q信号。为了除去同相/正交串扰并生成所期望的基带i/q信号，在909处，数字校正块843形成来自hrm 800的i/q的线性组合，以提供分量i
bb
和q
bb
的基带i/q信号。
110.对于如图8中的两侧实施方式，lna 823-1和823-2的n侧输出分别去往第一组n侧混频器(811、812、813)以与第一组时钟信号混频，并且去往第二组n侧混频器(814、815、816)，以与第二组时钟信号混频。这些分别生成i/q输出信号的另一副本，其可以类似地在生成iq输出时使用。
111.相对于需要更多if电路面积或者耗电且噪声更大的模拟if插值网络的先前方法，
关于图3至图9描述的实施方式可以减少if面积并除去对if插值的需要。图3和图8的这样的特定实施方式还允许相对少数量的混频器，尽管这可能以对落在接收频带中的发送器噪声的某种折衷为代价，但是在诸如时分复用(time-division multiplexing，tdd)uhb频段的应用中，接收频段噪声不太受关注。
112.图10呈现了用于使用rf插值和交叠6相33％占空比时钟的发送器的替选实施方式。与参照图3描述的实施方式一样，这种布置提供良好的2次谐波抑制、3次谐波抑制和4次谐波抑制。图10的发送器实施方式使用具有相等加权vga的24个混频器并且没有伪混频器，这提供了改进的噪声性能，并且可以适用于低频带应用和高频带应用，因为不存在接收器频带噪声问题。
113.图10未示出信号源、频率合成器块、功率放大器、滤波器或天线中的差分i/q，但是这些可以被实现为图3的信号源241、频率合成器块230、pa 253、滤波器255和天线105中的差分i/q。hrm 1000再次接收(经校正的)差分i/q输入信号分量i、ib和q、qb以及包括第一组clk0、clk120、clk240和第二组clk60、clk180、clk300的6相时钟信号。
114.在p侧，hrm 1000包括除了代替其输入被接地的两个伪混频器之外类似于图3的实施方式的六个p侧混频器而连接的第一组混频器1001、1002、1003和第二组混频器1004、1005、1006，混频器1002现在将clk120与q混频，并且混频器1006现在将clk300与qb混频。将1001、1002和1003的输出组合以形成第一p侧中间输出，然后该第一p侧中间输出在vga 1021－1中被放大并供应至电感耦合器1051的第一线圈的p侧。类似地，将1004、1005和1006的输出组合以形成第二p侧中间输出，然后该第二p侧中间输出在vga 1021-2中被放大并供应至电感耦合器1051的第一线圈的p侧。
115.现在，相对于图3的实施方式，hrm的p侧还包括附加的两组三个混频器。组1007、1008、1009与组1001、1002、1003接收相同的时钟信号，但是将这些时钟信号与差分i/q输入的不同分量混频，其中1007将clk0与q混频，1008将clk120与ib混频，并且1009将clk240与ib混频。然后，将1007、1008和1009的输出组合，以形成第三p侧中间输出，该第三p侧中间输出在vga 1021-3中被放大并供应至电感耦合器1051的第一线圈的p侧。
116.第四组p侧混频器1010、1011、1012与组1004、1005、1006接收相同的时钟信号，但是将这些时钟信号与差分i/q输入的不同分量混频，其中1010将clk60与i混频，1011将clk180与qb混频，并且1012将clk300与i混频。然后，将1010、1011和1012的输出组合以形成第四p侧中间输出，该第四p侧中间输出在vga 1021-4中被放大并供应至电感耦合器1051的第一线圈的p侧。
117.hrm 1000的n侧镜像p侧，其中混频器1051至1062分别与混频器1001至1012接收相同的时钟信号，但是其中i/q信号输入中的每一个被反相代替，使得i/q信号输入的每一个相对于对应的p侧混频器被反相代替(i
→
ib，q
→
qb，ib
→
i，并且qb
→
q)。然后，将四组n侧混频器的输出组合以形成四个中间n侧输出，然后这样的四个中间n侧输出在vga 1023-1、1023-2、1023-3和1023-4中被放大，然后依次被组合和供应至电感耦合器1051的第一线圈的n侧。
118.对于图10的实施方式的发送器，复rf输出包络由下式给出：
119.vout＝2＊i+q+j＊sqrt(3)＊q，
120.其中，产生的串扰项再次以粗体字突出显示。此外，注意，所期望的i和q项不是相
等地缩放的。尽管增加了整体因子2，但在其他方面这与图3的实施方式的发送器的项的组合相同。因此，对校正块应用的数字补偿可以再次示出为：
121.i＝ibb＊sqrt(3)/2-qbb/2；以及
122.q＝q
bb
。
123.在上文中，i
bb
和q
bb
还是来自源107的“理想”发送器基带i/q信号分量，它们是旨在要发送的预期i/q信号。
124.图11示出了用于图10的实施方式的功率放大器的输出端处的性能的模拟的结果，并且与图6类似地被呈现。更具体地，图11的曲线图以分贝(db)为单位绘制了作为频率的函数的来自图10的实施方式的6相功率放大器输出端的输出，，该输出被归一化成使得所期望的发送器(tx)信号在0db处。在图6的曲线图中，为了快速模拟的目的，所期望的信号频率(大约1.2288x108hz)被选择为低于实际rf目标频率。除了所期望的tx信号之外，在稍低的频率处，由于lo泄漏而引起的峰值降低了约-60db，而由于图像失真而引起的峰值降低了-80db以上。
125.关于谐波，对于二阶计数器互调，图6示出了正侧cim2p上的峰值下降了约-90db。在其他显著尖峰中，最大的是cim5，其下降了-80db。因此，图11的模拟结果说明使用rf插值的6相数字辅助谐波抑制收发器的功率放大器pa 1053的输出端处的性能与标准6相hrm相当。该系统的频谱示出了所有cim失真的水平对于蜂窝应用而言都足够低。
126.图12是与图8的发送器实施方式对应的使用数字补偿的接收器的替选实施方式。图12不包括用于将差分i/q信号转换为基带(一侧)分量ibb、qbb的元件或频率合成器，但这些可以如以上针对图8的频率合成器830和lpf 847-1、847-2、adc 845-1、845-2和数字校正块843所描述的那样。如在图8中那样，图12包括连接至滤波器1255的天线105，滤波器1255又将来自天线105的信号供应至一组低噪声放大器。
127.如针对图10的接收器的hrm 1000那样布置的，hrm 1200在p侧和n侧中的每一侧包括12个混频器，但是现在输入来自lna之一并且每个混频器的输出是差分i/q信号的分量之一。更具体地，在n侧，lna 1221-1为具有时钟信号clk0、clk120、clk240的混频器1201、1202、1203供应，以分别生成i、q、qb；lna 1221-2为具有时钟信号clk60、clk180、clk300的混频器1204、1205、1206供应，以分别生成q、ib、qb；lna 1221-3为具有时钟信号clk0、clk120、clk240的混频器1207、1208、1209供应，以分别生成q、ib、ib；并且lna 1221-4为具有时钟信号clk60、clk180、clk300的混频器1210、1211、1212供应，以分别生成i、qb、i。
128.n侧hrm 1200镜像p侧，但是差分i/q信号的分量被它们的反相代替。更具体地，lna 1223-1为具有时钟信号clk0、clk120、clk240的混频器1251、1252、1253供应，以分别生成ib、qb、q；lna 1223-2为具有时钟信号clk60、clk180、clk300的混频器1254、1255、1256供应，以分别生成qb、i、q；lna 1223-3为具有时钟信号clk0、clk120、clk240的混频器1257、1258、1259供应，以分别生成qb、i、i；并且lna 1223-4为具有时钟信号clk60、clk180、clk300的混频器1260、1261、1262供应以分别生成ib、q、ib。
129.与图3和图8的实施方式相比，图10的实施方式可以在接收频带中表现出改进的发送器噪声，并且可以更适合用于低频带蜂窝应用和高频带蜂窝应用中的频分复用。这种降噪的改进是以增加混频器开关的数量为代价的，但在许多实现方式中这并不是显著的面积增加。
130.图13和图14呈现了发送器和接收器的另一组替选实施方式。在结构上，图13和图14类似于图10和图12，但具有i/q分量向混频器的不同分配。hrm 1300的p侧包括四组三个混频器(1301、1302、1303)、(1304、1305、1306)、(1307、1308、1309)和(1310、1311、1312)，其接收与图10的实施方式中的对应混频器相同的时钟信号组，但现在接收输入(i，q，qb)、(q，ib，qb)、(i，q，ib)和(i，ib，qb)。相对于图10，来自图3的非伪混频器接收相同的输入，但是供应至其他混频器的输入被重新布置。因此，hrm 1300将与hrm 1000类似地进行操作，但将使用基带i/q信号的不同线性组合来生成差分i/q信号。如图10中所示，四组三个混频器将它们的输出组合以形成四个p侧中间输出信号，这些p侧中间输出信号在vga 1321-1、1321-2、1321-2和1321-3中被放大，组合，并且然后供应至电感耦合器1351的第一线圈的p侧。
131.在hrm 1300的n侧，四组三个混频器(1351、1352、1353)、(1354、1355、1356)、(1357、1358、1359)和(1360、1361、1362)接收与图10的实施方式中的对应混频器相同的时钟信号组，但现在接收输入(ib，qb，q)、(qb，i，q)、(ib，qb，i)和(ib，i，q)。相对于图10，来自图3的非伪混频器接收相同的输入，但供应至其他混频器的输入再次被重新布置。因此，hrm 1300将与hrm 1000类似地进行操作，但将使用基带i/q信号的不同线性组合来生成差分i/q信号。如图10中所示，四组三个混频器将它们的输出组合以形成四个n侧中间输出信号，这些n侧中间输出信号在vga 1323-1、1323-2、1323-2和1323-3中被放大，组合，并且然后供应至电感耦合器1351的第一线圈的n侧。
132.图13的配置具有相比来说更高的输出功率以及较低的数字图像补偿。如下文更详细讨论的，图13的实施方式的复输出包络由下式给出：
133.vout＝2.5＊|-1/2＊q+j＊sqrt(3)/2＊i+j＊3＊sqrt(3)/2＊q
134.其中，得到的串扰项再次以粗体字突出显示。下面讨论并确定对应的校正因子，其中以上表达式对应于下面的式5。相对于图10，图13的实施方式可以提供较高的输出和较低的数字图像校正。
135.图14的接收器与图12的接收器类似地布置，但具有不同分配的输出。更具体地，天线105连接至滤波器1455以将接收到的信号供应至在p侧的lna 1421-1、1421-2、1421-3和1421-4以及在n侧的lna1423-1、1423-2、1423-3和1423-4。混频器组(1401、1402、1403)、(1404、1405、1406)、(1407、1408、1409)、(1410、1411、1412)被布置为在图12的p侧的对应混频器，但是现在输出分别被分配为(i，q，qb)、(q，ib，qb)、(i，q，ib)和(i，ib，qb)。在n侧，将混频器组(1451，1452，1453)、(1454，1455，1456)、(1457，1458，1459)、(1460，1461，1462)布置为在图12的n侧的对应混频器，但现在输出分别被分配为(ib，qb，q)、(qb，i，q)、(ib，qb，i)和(ib，i，q)。
136.关于确定基带i/q信号——其用来生成针对图14和图15的实施方式中的谐波抑制混频器的差分i/q信号——的线性组合的校正因子，令i(t)为基带同相时域信号，以及q(t)为基带正交时域信号。为了符号简化，忽略时间论证，这给出了复包络：
137.xl＝i+jq，
138.并且对应的图像(xl
*
)简单地是共轭：
139.xl
＊
＝i-jq。
140.为了在同相分量与正交分量之间没有串扰，rf插值之后的所期望的复包络rf输出信号应当采取以下形式：
141.vout期望＝a*xl(t)＝a*[i(t)+jq(t)]，
ꢀꢀꢀꢀꢀꢀꢀꢀ
(式1)
[0142]
其中，a是复缩放因子，其不影响发送的(或接收的)信号的质量。
[0143]
然而，6相rf插值通常会引起i/q串扰，这会产生不期望的图像信号分量(xl*)。因此，6相rf插值之后得到的rf输出信号可以表示为：
[0144]
vout＝a＊xl+b＊xl＊，
ꢀꢀꢀꢀꢀꢀꢀꢀ
(式2)
[0145]
其中，式2右侧的第二项表示需要数字地校正(或消除)的不期望的图像信号。传统上，对式2中的第二项图像的校正是通过注入按-b/a缩放的数字图像消除项来完成的。换言之，数字校正(到i/q tx dac的输入)一般可以表示为：
[0146]
i+jq＝xl
bb-b/a＊(xl
＊bb
)＝ibb+j＊q
bb-b/a＊(i
bb-jq
bb
)
ꢀꢀꢀꢀꢀꢀꢀꢀ
(式3)其中，i
bb
和q
bb
分别是原始数字同相基带信号和正交基带信号。因此，为了确定任何6相rf插值实施方式的校正，仅需要确定由rf插值作用产生的上面的式2中的项a和b。
[0147]
在图13和图14的实施方式中，当考虑图13的发送器(其中可以对图14的接收器进行类似的论证)，并且仅考虑发送器低通滤波器输出端的单端正连接的i和q输出(对应于lpf_i 247-1和lpf-q 247-2的输出)时，“i”基带滤波器输出与0度相位lo时钟(clk0或p0)连接两次(混频器1301、1307)，并且与60度相位lo时钟(cllk60或p60)连接一次(混频器1310)。类似地，q基带滤波器输出与60度相位lo时钟连接一次(混频器1304)并且与120度相位lo时钟连接两次(混频器1302、1308)。因此，在发送器上转换以及与相等加权的发送器vga进行组合之后，复包络rf输出信号可以表示为：
[0148]
vout＝i＊(2＊p0+p60)+q＊(p60+2＊p20)，
ꢀꢀꢀꢀꢀꢀ
(式4)
[0149]
其中：
[0150]
p0＝exp(j＊0)＝1；
[0151]
p60＝exp(i＊pi/3)＝0.5+j＊sqrt(3)/2；以及
[0152]
p120＝exp(j＊2＊p1/3)＝-0.5+j＊sqrt(3)/2
[0153]
将p0、p60和p120代入上面的式4中，得到：
[0154]
vout＝2.5＊i-1/2＊q+j＊sqrt(3)/2＊i+j＊3＊sqrt(3)/2＊q。
ꢀꢀꢀꢀꢀꢀ
(式5)
[0155]
其中，粗体字项示出得到的i/q串扰项。此外，注意，所期望的i和q项不是相等地缩放的。
[0156]
注意以下：
[0157]
i＝1/2＊(xl+xl＊)；以及
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(式6.1)
[0158]
q＝-j＊1/2＊(xl-xl＊).
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(式6.2)
[0159]
将式6.1和式6.2代入式5中，并且重新布置各项，可以看出，对于图13的实施方式：
[0160]
vout＝(2.5490+j0.6830)＊xl+(-0.0490+j0.1830)＊xl＊
ꢀꢀꢀꢀꢀꢀ
(式7)
[0161]
现在，注意，式7具有上面的式2的形式，其中：
[0162]
a＝(2.5490+j0.6830)；以及
[0163]
b＝(-0.0490+j0.1830)。
[0164]
将a值和b值代入到上面的式3中，对图13的实施方式的数字校正采取以下形式：
[0165]
i＝i
bb
–
0.07081*q
bb
；以及
[0166]
q＝q
bb
–
0.07081*i
bb
。
[0167]
对于此处呈现的所有实施方式，使用33％占空比的6相实施方式抑制了2次谐波和
4次谐波，因为三相(0、60和120)lo时钟中的每一个都具有其对应的相等加权的差分对(180、240和300)lo时钟。这确保了2次谐波消除和4次谐波消除。此外，由于33％的占空比lo时钟自然不具有3次谐波含量，因此3次谐波含量被抑制。
[0168]
本文中描述的技术可以使用硬件、固件、软件或这些的组合来实现。所使用的软件或固件可以存储在一个或更多个处理器可读存储装置上以对图3至图14的一个或更多个块进行编程，以执行本文中描述的功能。处理器可读存储装置可以包括计算机可读介质，例如易失性和非易失性介质、可移除和不可移除介质。通过示例而非限制的方式，计算机可读介质可以包括计算机可读存储介质和通信介质。计算机可读存储介质可以以用于存储诸如计算机可读指令、数据结构、程序模块或其他数据的信息的任何方法或技术来实现。计算机可读存储介质的示例包括ram、rom、eeprom、闪存或其他存储器技术、cd-rom、数字通用盘(digital versatile disk,dvd)或其他光盘存储装置、磁带盒、磁带、磁盘存储装置或其他磁存储装置或者任何其他介质，其可以用于存储期望信息，并可以由上述部件访问。一个或多个计算机可读介质不包括传播的、调制的或瞬态信号。
[0169]
通信介质通常以诸如载波或其他传输机制的传播的、调制的或瞬态的数据信号来体现计算机可读指令、数据结构、程序模块或其他数据，并且包括任何信息传递介质。术语“经调制的数据信号”是指具有以对信号中的信息进行编码的方式来设置或改变其特性中的一个或更多个的信号。作为示例而非限制，通信介质包括有线介质例如有线网络或有线连接以及无线介质例如rf和其他无线介质。以上的任何组合也包括在计算机可读介质的范围内。
[0170]
在替选实施方式中，软件或固件中的一些或所有可以由专用硬件逻辑部件代替。例如，但不限于，可以使用的示例性类型的硬件逻辑部件包括现场可编程门阵列(field-programmable gate array，fpga)、专用集成电路(application-specific integrated circuit，asic)、专用标准产品(application-specific standard product，assp)、片上系统(system-on-a-chip system，soc)、复杂可编程逻辑器件(complex programmable logic device，cpld)、专用计算机等。在一个实施方式中，实现一个或更多个实施方式的(存储在存储装置上的)软件用于对一个或更多个处理器进行编程。一个或更多个处理器可以与一个或更多个计算机可读介质/存储装置、外围设备和/或通信接口进行通信。
[0171]
应当理解，本主题可以以许多不同的形式来实现，而不应当被解释为限于本文中阐述的实施方式。而是，提供这些实施方式以使该主题透彻且完整，并且将本公开内容完全传达给本领域技术人员。实际上，本主题旨在覆盖这些实施方式的替代、修改和等同方案，这些替代、修改和等同方案包括在如由所附权利要求限定的主题的范围和精神内。此外，在本主题的详细描述中，阐述了许多具体细节以提供对本主题的透彻理解。然而，本领域普通技术人员将清楚，可以在没有这些具体细节的情况下实践本主题。
[0172]
在本文中参照根据本公开内容的实施方式的方法、设备(系统)和计算机程序产品的流程图图示和/或框图描述了本公开内容的各方面。将理解，流程图图示和/或框图的每个框以及流程图图示和/或框图中的框的组合可以通过计算机程序指令来实现。这些计算机程序指令可以被提供给通用计算机、专用计算机或者其他可编程数据处理设备的处理器以产生机器，使得经由计算机或其他可编程指令执行设备的处理器执行的指令产生用于实现流程图和/或框图的一个或多个框中指定的功能/动作的机理。
[0173]
出于说明和描述的目的，提出了对本公开内容的描述，但是不旨在是穷举的或不限于所公开的形式的本公开内容。在不脱离本公开内容的范围和精神的情况下，许多修改和变型对于本领域普通技术人员将是明显的。选择和描述本文中的公开内容的各方面是为了最佳地解释本公开内容的原理和实际应用，并且使得本领域的其他普通技术人员能够理解本公开内容，使得各种修改适于所设想的特定用途。
[0174]
出于本文件的目的，与所公开的技术相关联的每个过程可以连续地并且由一个或更多个计算装置执行。过程中的每个步骤可以由与其他步骤中使用的计算设备相同或不同的计算装置执行，并且每个步骤不必一定由单个计算装置执行。
[0175]
虽然已经以特定于结构特征和/或方法动作的语言描述了主题，但是应当理解的是，在所附权利要求书中限定的主题不必限于以上所描述的特定特征或动作。而是，以上所描述的特定特征和动作被公开作为实现权利要求的示例形式。