集成器件及电池/电池组管理芯片的制作方法

1.本公开涉及一种集成器件及电池/电池组管理芯片。


背景技术：

2.在电池系统中，电池的过度充电和过度放电不仅会降低电池的使用寿命，严重时还会引发爆炸和火灾的安全事故。该电池例如为锂电池组等。
3.图1示出了根据现有技术的传统过流检测方式。
4.电池正常放电时，驱动单元的输出的控制信号od和oc端口的电压通常为vdd、5v或15v左右，控制信号od和oc分别连接到保护开关mos晶体管m1和m2的栅极(g)，此时m1和m2工作在线性区，m1和m2的漏极(d)和源极(s)等效为一个导通电阻，导通电阻值为ron。
5.放电电流idsg从p
‑
端流向b
‑
端，p
‑
端的电压较高，当检测到p
‑
端与b
‑
端的电压差(idsg*ron)达到某一限定值时，控制信号od的电压从诸如vdd变为vb
‑
(b
‑
端的电压)，从而关断m1，关断放电通路。控制信号oc可仍保持诸如vdd电位，m2可仍出于开启状态。
6.类似地，电池正常充电时，m1、m2的栅极电压为vdd。电流从b
‑
端流向p
‑
端，p
‑
端的电压较低，当b
‑
端与p
‑
端的电压差(ichg*ron)达到某一限定值，控制信号oc的电压从诸如vdd变为vb
‑
，关断m2,切断充电通路。控制信号od可仍保持诸如vdd电位，m1可仍处于开启状态。
7.在图1所示的电路结构中，在正常充电过程中，m1、m2的导通电阻ron的串联于电池及外部充电器的回路中，所以系统充电时，因m1和m2的导通电阻引起的功率损耗ploss＝ichg*[2*ron]2，该功率损耗直接转变成了系统的发热。这样，系统充电时因m1的m2的热损耗导致的温升为δt＝ploss/(c*m)，其中c为系统比热系数，m为系统质量。锂电池系统的安全工作温度通常在45℃左右，所以为了控制系统因为m1和m2的导通电阻的热耗散带来的系统温度升高，必须控制充电电流的最大值ichg(max)＝ploss(max)/([2*ron]2)，这样充电电流变小，势必会延长系统的充电时间。
[0008]
类似地，在放电过程中，m1和m2的导通电阻ron的串联于电池和负载的回路中，由m1和m2的导通电阻引起的热损耗ploss＝idsg*[2*ron]2。该功率损耗降低了电池能量的利用效率，也限制了最大放电电流。系统放电时因m1和m2的热损耗导致的δt＝ploss/(c*m)，其中c为系统比热系数，m为系统质量。锂电池系统的安全工作温度通常在45℃左右，所以为了控制系统因为m1和m2的导通电阻的热耗散带来的系统温度升高，必须控制充电电流的最大值idsg(max)＝ploss(max)/([2*ron]2)。这样将会限制电池系统能够输出的最大电流。
[0009]
此外，还需要对电池的充放电电流进行检测，以保证电池的安全。在现有技术中，可以通过增加单独的检测电阻来进行实现，也可以通过检测充放电mosfet的导通电阻来进行实现。通过外接电阻的方式将带来增加管脚等不利的情况。通过检测mosfet的导通电阻来测量电流的方式中，各个mosfet的工艺和设计参数不一，并且其也会受到温度的干扰等。因此如何高精度地对电池的充放电电流进行检测为所要解决的技术问题。


技术实现要素：

[0010]
为了解决上述技术问题之一，本公开提供了一种集成器件及电池/电池组管理芯片。
[0011]
根据本公开的一个方面，一种集成器件，所述集成器件用于检测和控制电池/电池组的充电电流和放电电流，其中通过第一连接端和第二连接端为所述电池/电池组进行充电和放电，所述集成器件集成有：
[0012]
充放电mos晶体管，所述充放电mos晶体管为一个mos晶体管，并且串联在所述电池/电池组与所述第一连接端之间的或者所述电池/电池组与第二连接端之间的电流路径上，通过控制充放电mos晶体管来控制所述充电和放电；以及
[0013]
电流检测mos晶体管，所述电流检测mos晶体管用于检测流过所述充放电mos晶体管的充电电流和/或放电电流。
[0014]
根据本公开的至少一个实施方式，所述充放电mos晶体管包括栅极、源极、漏极、衬底、第一寄生二极管和第二寄生二极管，其中所述第一寄生二极管和第二寄生二极管反向串联，所述第一寄生二极管和第二寄生二极管的串联电路的一端连接所述源极，并且所述串联电路的另一端连接所述漏极，所述第一寄生二极管和第二寄生二极管的连接点与所述衬底连接。
[0015]
根据本公开的至少一个实施方式，还包括开关，所述开关的一端与所述连接点连接，所述开关的另一端与所述源极连接，所述充放电mos晶体管导通且所述开关导通从而所述源极与所述衬底连通，所述充放电mos晶体管断开且所述开关断开从而所述源极与所述衬底断开，所述衬底处于浮空状态。
[0016]
根据本公开的至少一个实施方式，所述充放电mos晶体管导通且所述开关导通从而所述源极与所述衬底连通时，所述充放电mos晶体管的导电沟道形成，所述充放电mos晶体管断开且所述开关断开从而所述源极与所述衬底断开时，所述充放电mos晶体管的导电沟道不形成并且所述衬底处于浮空状态。
[0017]
根据本公开的至少一个实施方式，所述第一寄生二极管和第二寄生二极管的串联电路设置成，在所述源极和所述漏极之间不会通过所述串联电路形成导电通路。
[0018]
根据本公开的至少一个实施方式，所述充放电mos晶体管为nmos晶体管，当所述栅极与所述源极之间的栅源电压大于所述充放电mos晶体管的导通阈值电压时所述充放电mos晶体管导通，当所述栅源电压小于所述导通阈值电压时所述充放电mos晶体管断开；或者，
[0019]
所述充放电mos晶体管为pmos晶体管，当所述栅极与所述源极之间的栅源电压小于所述充放电mos晶体管的导通阈值电压时所述充放电mos晶体管导通，当所述栅源电压大于所述导通阈值电压时所述充放电mos晶体管断开。
[0020]
根据本公开的至少一个实施方式，所述充放电mos晶体管为nmos晶体管时，所述第一寄生二极管的阳极与所述第二寄生二极管的阳极连接，所述第一寄生二极管的阴极与所述漏极连接，所述第二寄生二极管的阴极与所述源极连接；或者
[0021]
所述充放电mos晶体管为pmos晶体管时，所述第一寄生二极管的阴极与所述第二寄生二极管的阴极连接，所述第一寄生二极管的阳极与所述漏极连接，所述第二寄生二极管的阳极与所述源极连接。
[0022]
根据本公开的至少一个实施方式，所述开关为nmos型和/或pmos型晶体管开关，所述晶体管开关的栅极与所述充放电mos晶体管的栅极连接，所述晶体管开关的源极与所述连接点连接，所述晶体管开关的漏极与所述充放电mos晶体管的源极连接。
[0023]
根据本公开的至少一个实施方式，所述开关为三极管，所述三极管的基极经由第一电阻连接至充放电mos晶体管的所述栅极，所述三极管的发射极/集电极连接所述连接点，所述三极管的集电极/发射极连接所述场效应集体管的源极。
[0024]
根据本公开的至少一个实施方式，所述充放电mos晶体管的栅极与漏极之间连接有第二开关，
[0025]
所述第二开关设置为：当所述充放电mos晶体管断开时，所述第二开关确保所述场效应管的栅极氧化层不会被击穿和/或所述充放电mos晶体管不形成导电沟道。
[0026]
根据本公开的至少一个实施方式，所述充放电mos晶体管的栅极与漏极之间连接有第二开关，所述第二开关为耐压二极管，
[0027]
当所述充放电mos晶体管为nmos晶体管时，所述耐压二极管的阳极与所述充放电mos晶体管的栅极直接连接或间接连接，所述耐压二极管的阴极与所述充放电mos晶体管的漏极直接连接或间接连接；或者当所述充放电mos晶体管为pmos晶体管时，所述耐压二极管的阴极与所述充放电mos晶体管的栅极直接连接或间接连接，所述耐压二极管的阳极与所述充放电mos晶体管的漏极直接连接或间接连接。
[0028]
根据本公开的至少一个实施方式，所述充放电mos晶体管的栅极与漏极之间连接有三极管，所述三极管的发射极/集电极连接所述充放电mos晶体管的栅极，所述三极管的集电极/发射极连接所述充放电mos晶体管的漏极。
[0029]
根据本公开的至少一个实施方式，所述充放电mos晶体管的栅极与漏极之间连接有第二开关，
[0030]
当所述充放电mos晶体管为nmos晶体管时，所述第二开关为第二nmos晶体管开关，所述第二nmos开关晶体管具有第三寄生二极管，所述第二nmos晶体管的源极与第三寄生二极管的一端、与所述充放电mos晶体管的栅极直接连接或间接连接，所述第二nmos晶体管的漏极与第三寄生二极管的另一端、与所述充放电mos晶体管的漏极直接连接或间接连接；或者
[0031]
当所述充放电mos晶体管为pmos晶体管时，所述第二开关为第二pmos晶体管开关，所述第二pmos晶体管开关具有第三寄生二极管，所述第二pmos晶体管开关的源极和第三寄生二极管的一端、与所述充放电mos晶体管的栅极直接连接或间接连接，所述第二pmos晶体管的漏极和第三寄生二极管的另一端、与所述充放电mos晶体管的漏极直接连接或间接连接。
[0032]
根据本公开的至少一个实施方式，通过第一肖特基二极管与第二肖特基二极管来替代所述开关，
[0033]
当所述充放电mos晶体管为nmos晶体管时，所述第一肖特基二极管的阴极与所述第二肖特基二极管的阴极连接并且与所述衬底连接，所述第一肖特基二极管的阳极与所述漏极连接，所述第二肖特基二极管的阳极与所述源极连接；或者，
[0034]
当所述充放电mos晶体管为pmos晶体管时，所述第一肖特基二极管的阳极与所述第二肖特基二极管的阳极连接并且与所述衬底连接，所述第一肖特基二极管的阴极与所述
漏极连接，所述第二肖特基二极管的阴极与所述源极连接。
[0035]
根据本公开的至少一个实施方式，所述充放电mos晶体管的栅极与漏极之间连接有第二开关，
[0036]
所述第二开关设置为：当所述充放电mos晶体管断开时，所述第二开关确保所述场效应管的栅极氧化层不会被击穿和/或所述充放电mos晶体管不形成导电沟道。
[0037]
根据本公开的至少一个实施方式，所述充放电mos晶体管的栅极与漏极之间连接有第二开关，所述第二开关为耐压二极管，
[0038]
当所述充放电mos晶体管为nmos晶体管时，所述耐压二极管的阳极与所述充放电mos晶体管的栅极直接连接或间接连接，所述耐压二极管的阴极与所述充放电mos晶体管的漏极直接连接或间接连接；或者当所述充放电mos晶体管为pmos晶体管时，所述耐压二极管的阴极与所述充放电mos晶体管的栅极直接连接或间接连接，所述耐压二极管的阳极与所述充放电mos晶体管的漏极直接连接或间接连接。
[0039]
根据本公开的至少一个实施方式，所述充放电mos晶体管的栅极与漏极之间连接有第二开关，
[0040]
当所述充放电mos晶体管为nmos晶体管时，所述第二开关为第二nmos晶体管开关，所述第二nmos开关晶体管具有第三寄生二极管，所述第二nmos晶体管的源极与第三寄生二极管的一端、与所述充放电mos晶体管的栅极直接连接或间接连接，所述第二nmos晶体管的漏极与第三寄生二极管的另一端、与所述充放电mos晶体管的漏极直接连接或间接连接；或者
[0041]
当所述充放电mos晶体管为pmos晶体管时，所述第二开关为第二pmos晶体管开关，所述第二pmos晶体管开关具有第三寄生二极管，所述第二pmos晶体管开关的源极和第三寄生二极管的一端、与所述充放电mos晶体管的栅极直接连接或间接连接，所述第二pmos晶体管的漏极和第三寄生二极管的另一端、与所述充放电mos晶体管的漏极直接连接或间接连接。
[0042]
根据本公开的至少一个实施方式，还包括比较单元，所述比较单元的第一输入端连接与所述电流检测mos晶体管的第一端的电压相关的电压，所述比较单元的第二输入端连接与所述充放电mos晶体管的第一端的电压相关的电压，所述电流检测mos晶体管的第二端与所述充放电mos晶体管的第二端连接；以及
[0043]
控制逻辑单元，所述控制逻辑单元根据所述比较单元所输出的比较结果来对充放电mos晶体管进行控制，
[0044]
其中，所述充放电mos晶体管的导通阻抗值与所述电流检测mos晶体管的导通阻抗值之间的阻抗比值保持恒定。
[0045]
根据本公开的至少一个实施方式，流经所述充放电mos晶体管的电流与流经所述电流检测mos晶体管的电流之间的电流比值保持恒定。
[0046]
根据本公开的至少一个实施方式，流经所述充放电mos晶体管的电流与流经所述电流检测mos晶体管的电流之间的电流比值独立于系统电压及系统温度。
[0047]
根据本公开的至少一个实施方式，所述充放电mos晶体管的漏极连接负载端/充电器端及所述比较单元的第二输入端，所述充放电mos晶体管的源极连接电池/电池组端，所述电流检测mos晶体管的源极连接所述充放电mos晶体管的源极，所述电流检测mos晶体管
的漏极连接比较单元的第二输入端及连接恒定电流源，所述比较单元的输出端作为电流检测输出端。
[0048]
根据本公开的至少一个实施方式，所述充放电mos晶体管的漏极连接负载端/充电器端及电流检测mos晶体管的漏极，所述电流检测mos晶体管的源极连接恒定电流源，所述充放电mos晶体管的源极连接电池/电池组端并且连接比较单元的第一输入端，所述电流检测mos晶体管的源极连接所述比较单元的第二输入端，所述比较单元的输出端作为电流检测输出端。
[0049]
根据本公开的至少一个实施方式，所述充放电mos晶体管的漏极连接负载端/充电器端及所述比较单元的第二输入端，所述充放电mos晶体管的源极连接电池/电池组端，所述电流检测mos晶体管的源极连接所述充放电mos晶体管的源极，所述电流检测mos晶体管的漏极连接比较单元的第二输入端，所述电流检测mos晶体管的漏极连接第一pmos晶体管的漏极，所述第一pmos晶体管的源极连接第二pmos晶体管的源极，所述第一pmos晶体管和第二pmos晶体管的栅极连接并且连接所述比较单元的输出端，所述第二pmos晶体管的漏极连接第二比较单元的第一输入端和第一电阻的一端，所述第一电阻的另一端接地，所述第二比较单元的第二输入端连接参考电压，所述第二比较单元的输出端作为电流检测输出端。
[0050]
根据本公开的至少一个实施方式，所述充放电mos晶体管的漏极连接负载端/充电器端及所述电流检测mos晶体管的漏极，所述比较单元的第一输入端连接所述充放电mos晶体管的源极并且连接电池/电池组端，所述比较单元的第二输入端连接所述电流检测mos晶体管的源极，所述电流检测mos晶体管的源极连接第一pmos晶体管的漏极，第一pmos晶体管的栅极与第二pmos晶体管的栅极连接并且与所述比较单元的输出端连接，第一pmos晶体管的源极与第二pmos晶体管的源极连接，所述第二pmos晶体管的漏极连接第二比较单元的第一输入端和第一电阻的一端，所述第一电阻的另一端接地，所述第二比较单元的第二输入端连接负载端/充电器端，所述第二比较单元的输出端作为电流检测输出端。
[0051]
根据本公开的至少一个实施方式，所述充放电mos晶体管的漏极连接负载端/充电器端及所述电流检测mos晶体管的漏极，所述电流检测mos晶体管的源极经由第一电阻连接至所述充放电mos晶体管的源极和电池/电池组端，并且连接至比较单元的第二输入端，所述比较单元的第一输入端连接参考电压，所述参考电压基于电池/电池组端的电压生成，所述比较单元的输出端作为电流检测输出端。
[0052]
根据本公开的至少一个实施方式，所述充放电mos晶体管的漏极连接负载端/充电器端以及经由第一电阻连接至所述电流检测mos晶体管的漏极，所述电流检测mos晶体管的源极连接至所述充放电mos晶体管的源极和电池/电池组端，所述电流检测mos晶体管的漏极连接比较单元的第二输入端，所述比较单元的第一输入端连接参考电压，所述参考电压基于负载端/充电器端的电压生成，所述比较单元的输出端作为电流检测输出端。
[0053]
根据本公开的至少一个实施方式，所述充放电mos晶体管的漏极连接负载端/充电器端和比较单元的第二输入端，所述充放电mos晶体管的源极连接至所述电流检测mos晶体管的源极和电池/电池组端，所述电流检测mos晶体管的漏极连接比较单元的第一输入端，所述比较单元的输出端作为电流检测输出端，所述比较单元的输出端与所述第一输入端连接第一电阻。
[0054]
根据本公开的至少一个实施方式，所述充放电mos晶体管的漏极连接负载端/充电器端和所述电流检测mos晶体管的漏极，所述电流检测mos晶体管的源极连接比较单元的第二输入端，所述比较单元的第一输入单连接所述充放电mos晶体管的源极，所述比较单元的输出端作为电流检测输出端，所述比较单元的输出端与所述第二输入端连接第一电阻。
[0055]
根据本公开的另一方面，一种电池/电池组管理芯片，包括如上任一项所述的集成器件。
附图说明
[0056]
附图示出了本公开的示例性实施方式，并与其说明一起用于解释本公开的原理，其中包括了这些附图以提供对本公开的进一步理解，并且附图包括在本说明书中并构成本说明书的一部分。
[0057]
图1示出了根据现有技术的电池管理的示意图。
[0058]
图2示出了根据本公开一个实施方式的电池管理系统的示意图。
[0059]
图3至图14示出了根据本公开的不同实施方式的充放电开关的示意图。
[0060]
图15至图22示出了根据本公开的不同实施方式的集成器件的示意图。
具体实施方式
[0061]
下面结合附图和实施方式对本公开作进一步的详细说明。可以理解的是，此处所描述的具体实施方式仅用于解释相关内容，而非对本公开的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本公开相关的部分。
[0062]
需要说明的是，在不冲突的情况下，本公开中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本公开的技术方案。
[0063]
除非另有说明，否则示出的示例性实施方式/实施例将被理解为提供可以在实践中实施本公开的技术构思的一些方式的各种细节的示例性特征。因此，除非另有说明，否则在不脱离本公开的技术构思的情况下，各种实施方式/实施例的特征可以另外地组合、分离、互换和/或重新布置。
[0064]
在附图中使用交叉影线和/或阴影通常用于使相邻部件之间的边界变得清晰。如此，除非说明，否则交叉影线或阴影的存在与否均不传达或表示对部件的具体材料、材料性质、尺寸、比例、示出的部件之间的共性和/或部件的任何其它特性、属性、性质等的任何偏好或者要求。此外，在附图中，为了清楚和/或描述性的目的，可以夸大部件的尺寸和相对尺寸。当可以不同地实施示例性实施例时，可以以不同于所描述的顺序来执行具体的工艺顺序。例如，可以基本同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。此外，同样的附图标记表示同样的部件。
[0065]
当一个部件被称作“在”另一部件“上”或“之上”、“连接到”或“结合到”另一部件时，该部件可以直接在所述另一部件上、直接连接到或直接结合到所述另一部件，或者可以存在中间部件。然而，当部件被称作“直接在”另一部件“上”、“直接连接到”或“直接结合到”另一部件时，不存在中间部件。为此，术语“连接”可以指物理连接、电气连接等，并且具有或不具有中间部件。
[0066]
为了描述性目的，本公开可使用诸如“在
……
之下”、“在
……
下方”、“在
……
下”、
“
下”、“在
……
上方”、“上”、“在
……
之上”、“较高的”和“侧(例如，如在“侧壁”中)”等的空间相对术语，从而来描述如附图中示出的一个部件与另一(其它)部件的关系。除了附图中描绘的方位之外，空间相对术语还意图包含设备在使用、操作和/或制造中的不同方位。例如，如果附图中的设备被翻转，则被描述为“在”其它部件或特征“下方”或“之下”的部件将随后被定位为“在”所述其它部件或特征“上方”。因此，示例性术语“在
……
下方”可以包含“上方”和“下方”两种方位。此外，设备可被另外定位(例如，旋转90度或者在其它方位处)，如此，相应地解释这里使用的空间相对描述语。
[0067]
这里使用的术语是为了描述具体实施例的目的，而不意图是限制性的。如这里所使用的，除非上下文另外清楚地指出，否则单数形式“一个(种、者)”和“所述(该)”也意图包括复数形式。此外，当在本说明书中使用术语“包含”和/或“包括”以及它们的变型时，说明存在所陈述的特征、整体、步骤、操作、部件、组件和/或它们的组，但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、部件、组件和/或它们的组。还要注意的是，如这里使用的，术语“基本上”、“大约”和其它类似的术语被用作近似术语而不用作程度术语，如此，它们被用来解释本领域普通技术人员将认识到的测量值、计算值和/或提供的值的固有偏差。
[0068]
如图2所示，根据本公开提供了一种电池管理系统10，其中该电池管理系统可以用于对电池或电池组20进行管理，该电池管理系统可以为芯片的形式。需要注意的是，在本公开中，充放电开关可以集成在该芯片的内部，也可以设置在该芯片的外部。在本公开的附图中，以充放电开关设置在芯片内部的形式进行描述。此外，外部充电器或外部负载30可以连接在电池或电池组20正负两端，以便对电池或电池组20进行充电操作或放电操作。
[0069]
如图2所示，电池管理系统10可以包括vdd产生器100、电压采集单元200、逻辑控制单元300、驱动单元400及电流控制检测电路500(集成器件)。
[0070]
vdd产生器100根据电池组20的最高电压来生成vdd电压以供芯片内部使用。
[0071]
电压采集单元200用于对电池或电池组20的电压进行采集，当为电池组的形式时，电压采集单元200对每节电池的电压进行采集，并且电压采集单元200将采集到的电池电压提供至控制逻辑单元300，并且控制逻辑单元300通过驱动单元400来对充放电开关进行控制。
[0072]
电流控制检测电路500接收来自驱动单元400的信号来对电池的充放电进行控制。电流控制检测电路500可以包括充放电开关510及电流检测单元520。
[0073]
充放电开关510串联在电池与第一连接端p
‑
之间的或者电池与第二连接端p+之间的电流路径上。
[0074]
电流检测单元520用于检测流经充放电开关510的充放电电流。
[0075]
控制逻辑单元300根据电流检测单元520所检测的电流值对充放电开关510进行控制，其中，充放电开关的导通阻抗值与电流检测单元的导通阻抗值之间的比值保持恒定。流经充放电开关的电流与流经电流检测单元的电流之间的比值保持恒定。
[0076]
流经充放电开关的电流与流经所述检测单元的电流之间的比值独立于系统电压及系统温度。
[0077]
也就是说，充放电开关的导通阻抗值与检测单元的导通阻抗值之间的比值、以及流经充放电开关的电流与流经所述检测单元的电流之间的比值，不会受到系统电压及系统
温度的影响。
[0078]
充放电开关为mos晶体管并且为一个mos晶体管来实现充电电流控制和放电电流控制。
[0079]
检测单元的mos晶体管与充放电开关为相同类型的mos晶体管。
[0080]
首先，在本公开中通过采用一个mos晶体管来作为充放电开关。下面将对其进行详细的说明。
[0081]
在本公开中，充放电开关的mos晶体管及检测单元的mos晶体管被集成在一个芯片。此外，该芯片还可以集成其他器件。
[0082]
图3示出了根据本公开的一种充放电开关。其中在该实施方式中，以nmos晶体管为例进行说明。
[0083]
如图3所示，该充放电开关包括场效应晶体管m4和开关m5。
[0084]
场效应晶体管m4包括栅极g、源极s、漏极d、衬底b、第一寄生二极管d41和第二寄生二极管d42，其中第一寄生二极管d41和第二寄生二极管d42反向串联，第一寄生二极管d41和第二寄生二极管d42的串联电路的一端连接源极s，并且串联电路的另一端连接漏极d，第一寄生二极管d41和第二寄生二极管d42的连接点与衬底b连接。
[0085]
第一寄生二极管d41的阳极与第二寄生二极管d42的阳极连接，第一寄生二极管d41的阴极与漏极连接，第二寄生二极管d42的阴极与源极连接。
[0086]
第一寄生二极管d41和第二寄生二极管d42的串联电路设置成，在场效应晶体管m4的源极s和漏极d之间不会通过串联电路形成导电通路。
[0087]
开关的一端与连接点连接，开关的另一端与源极连接。作为一个示例，场效应晶体管为nmos晶体管并且开关为nmos晶体管。开关的nmos晶体管m5的栅极g与场效应晶体管的nmos晶体管m4的栅极g连接，开关的nmos晶体管m5的源极s与连接点b连接，nmos晶体管m5的漏极d与场效应晶体管的nmos晶体管m4的源极s连接。
[0088]
当场效应晶体管m4的栅极g与源极s之间的栅源电压v
gs
大于场效应晶体管的导通阈值电压v
th
时场效应晶体管m4导通，并且开关导通以使得场效应晶体管m4的源极s与衬底b连通，当栅源电压v
gs
小于导通阈值电压v
th
时场效应晶体管m4断开，并且开关断开以使得场效应晶体管m4的源极s与衬底b断开，衬底b处于浮空状态。
[0089]
通过开关将场效应晶体管m4的源极s与衬底b连通且场效应晶体管m4导通，场效应晶体管m4的导电沟道形成，并且通过开关将场效应晶体管m4的源极s与衬底b断开时，场效应晶体管m4的导电沟道不形成。
[0090]
场效应晶体管m4的栅极g与漏极d之间连接有第二开关dz。所述第二开关设置为：当所述场效应晶体管断开时，所述第二开关确保所述场效应管的栅极氧化层不会被击穿和/或所述场效应晶体管不形成导电沟道。
[0091]
在某种情况下，当场效应晶体管m4的漏极d的电压≤0时，例如在0v～40v时，第二开关dz导通以将场效应晶体管m4的栅极g与漏极d连接，当场效应晶体管m4的漏极d的电压＞0时，第二开关dz断开以将场效应晶体管m4的栅极g与漏极d断开。或者在某些情况下，漏极电压大于栅极电压，则第二开关关断，而漏极电压小于等于栅极电压，第二开关打开。或者在某些情况下，漏极电压小于等于栅极电压减去第二开关的导通电压，则第二开关打开。
[0092]
第二开关dz为耐压二极管，耐压二极管的阳极与场效应晶体管m4的栅极g直接连
接或间接连接，耐压二极管的阴极与场效应晶体管m4的漏极直接连接或间接连接。在直接连接情况下，耐压二极管的一端连接场效应晶体管m4的栅极g，另一端连接场效应晶体管m4的漏极d。在间接连接的情况下，第二开关dz可以与电阻r形成串联电路，串联电路的一端连接场效应晶体管m4的栅极g，另一端连接场效应晶体管m4的漏极d。其中需要注意的是，第二开关dz与电阻r的串联顺序没有限制。
[0093]
在图3中示出了第二开关dz为齐纳二极管的形式，第二开关dz也可以为肖特基二极管等。
[0094]
另外根据其他示例，第二开关可以为nmos晶体管。例如图4所示，nmos晶体管m6具有寄生二极管d6，nmos晶体管m6的源极与寄生二极管d6的一端与场效应晶体管m6的栅极直接连接或间接连接，nmos晶体管的漏极与寄生二极管d6的另一端与场效应晶体管的漏极直接连接或间接连接。在直接连接情况下，场效应晶体管m6的一端连接场效应晶体管m4的栅极g，另一端连接场效应晶体管m4的漏极d。在间接连接的情况下，场效应晶体管m6可以与电阻r形成串联电路，串联电路的一端连接场效应晶体管m4的栅极g，另一端连接场效应晶体管m4的漏极d。其中需要注意的是，场效应晶体管m6与电阻r的串联顺序没有限制。
[0095]
在使用nmos晶体管作为第二开关的情况下，使用nmos晶体管m6的寄生二极管d6作为耐压二极管，从而可以起到第二开关的作用。
[0096]
通过第二开关的使用，可以防止nmos晶体管m4的漏端d的高压对nmos晶体管m4造成损坏，例如击穿栅极氧化层。
[0097]
当电路正常充电时，nmos晶体管m4的导电沟道形成，nmos晶体管m4导通，使nmos晶体管m4的衬底bulk区域与nmos晶体管m4的源极s连通。
[0098]
当电路充电过流时，nmos晶体管m4的导电沟道不会形成，nmos晶体管m4的沟道处于关断状态。nmos晶体管m4的bulk区域与源极s断开，bulk区域处于浮空状态。
[0099]
由于寄生二极管d41和d42反向串联连接，寄生二极管d41和d42的串联电路无法导通，所以，nmos晶体管m4的源极s到nmos晶体管m4的漏极d也没有电流通路。根据本公开，nmos晶体管m4的栅极氧化层也不会被击穿。
[0100]
如图5所示，电池对外部负载放电时，回路中电流的流动方向为：放电电流i
dsg
从p
‑
端流向b
‑
端，b
‑
端的电压高于p
‑
端的电压，当检测到p
‑
端与b
‑
端的电压差(i
dsg
*r
on
)达到某一阈值时，关断mos晶体管m4，关断放电通路。反向串联的寄生二极管d41和d42不会形成电流通路。
[0101]
图6提供了根据本公开的另一实施例。如图6所示，该一种充放电开关包括场效应晶体管m4，其中该场效应晶体管m4为nmos晶体管。
[0102]
场效应晶体管m4包括栅极g、源极s、漏极d、衬底b、第一寄生二极管d41和第二寄生二极管d42，其中第一寄生二极管d41和第二寄生二极管d42反向串联，第一寄生二极管d41和第二寄生二极管d42的串联电路的一端连接源极s，并且串联电路的另一端连接漏极d，第一寄生二极管d41和第二寄生二极管d42的连接点与衬底b连接。
[0103]
第一寄生二极管d41的阳极与第二寄生二极管d42的阳极连接，第一寄生二极管d41的阴极与漏极连接，第二寄生二极管d42的阴极与源极连接。
[0104]
第一寄生二极管d41和第二寄生二极管d42的串联电路设置成，在场效应晶体管m4的源极s和漏极d之间不会通过串联电路形成导电通路。
[0105]
第一肖特基二极管d61的阳极和第二肖特基二极管62的阳极连接，第一肖特基二极管d61的阴极与场效应晶体管m4的漏极连接，第一肖特基二极管d61与场效应晶体管m4的源极连接。第一肖特基二极管d61的阳极和第二肖特基二极管62的阳极的连接点与与衬底b连接。
[0106]
在该实施方式中，因为肖特基二极管的导通电压小于寄生二极管的电压，因此在肖特基二极管导通时，寄生二极管并不会导通。
[0107]
当电路正常充电时，nmos晶体管m4的导电沟道形成，nmos晶体管m4导通，使nmos晶体管m4的衬底bulk区域与nmos晶体管m4的源极s连通。
[0108]
当电路充电过流时，nmos晶体管m4的导电沟道不会形成，nmos晶体管m4的沟道处于关断状态。nmos晶体管m4的bulk区域与源极s断开，bulk区域处于浮空状态。由于寄生二极管d41和d42反向串联连接，寄生二极管d41和d42的串联电路无法导通，所以，nmos晶体管m4的源极s到nmos晶体管m4的漏极d也没有电流通路。而且nmos晶体管m4的栅极氧化层也不会被击穿。
[0109]
电池对外部负载放电时，反向串联的寄生二极管d41和d42不会形成电流通路。
[0110]
上面的控制方法的描述参照nmos晶体管进行描述，但是对于pmos晶体管，其原理相同，对于pmos晶体管的情况，下面将详细地描述。
[0111]
图7示出了根据本公开的一种充放电开关。其中在该实施方式中，以pmos晶体管为例进行说明。
[0112]
如图7所示，该一种充放电开关包括场效应晶体管m4(pmos晶体管)和开关m5。
[0113]
场效应晶体管m4包括栅极g、源极s、漏极d、衬底b、第一寄生二极管d41和第二寄生二极管d42，其中第一寄生二极管d41和第二寄生二极管d42反向串联，第一寄生二极管d41和第二寄生二极管d42的串联电路的一端连接源极s，并且串联电路的另一端连接漏极d，第一寄生二极管d41和第二寄生二极管d42的连接点与衬底b连接。
[0114]
第一寄生二极管d41的阴极与第二寄生二极管d42的阴极连接，第一寄生二极管d41的阳极与漏极连接，第二寄生二极管d42的阳极与源极连接。
[0115]
第一寄生二极管d41和第二寄生二极管d42的串联电路设置成，在场效应晶体管m4的源极s和漏极d之间不会通过串联电路形成导电通路。
[0116]
开关m5的一端与第一寄生二极管d41和第二寄生二极管d42的连接点连接，开关的另一端与源极连接。
[0117]
作为一个示例，场效应晶体管为pmos晶体管并且开关m5为pmos晶体管。pmos晶体管m5的栅极g与场效应晶体管的pmos晶体管m4的栅极g连接，pmos晶体管m5的漏极d与连接点b(mos晶体管m4的衬底(bulk，b端))连接，pmos晶体管m5的源极s与场效应晶体管的pmos晶体管m4的源极s连接。
[0118]
当场效应晶体管m4的栅极g与源极s之间的栅源电压v
gs
小于场效应晶体管的导通阈值电压v
th
时场效应晶体管m4导通，并且开关导通以使得场效应晶体管m4的源极s与衬底b连通，当栅源电压v
gs
大于导通阈值电压v
th
时场效应晶体管m4断开，并且开关断开以使得场效应晶体管m4的源极s与衬底b断开，衬底b处于浮空状态。
[0119]
通过开关将场效应晶体管m4的源极s与衬底b连通且场效应晶体管m4导通，场效应晶体管m4的导电沟道形成，并且通过开关将场效应晶体管m4的源极s与衬底b断开时，场效
应晶体管m4的导电沟道不形成。
[0120]
场效应晶体管m4的栅极g与漏极d之间连接有第二开关dz。所述第二开关设置为：当所述场效应晶体管断开时，所述第二开关确保所述场效应管的栅极氧化层不会被击穿和/或所述场效应晶体管不形成导电沟道。当场效应晶体管m4的漏极d的电压＞0时，第二开关dz导通以将场效应晶体管m4的栅极g与漏极d连接，当场效应晶体管m4的漏极d的电压≤0时，第二开关dz断开以将场效应晶体管m4的栅极g与漏极d断开。或者在某些情况下，漏极电压小于等于栅极电压，则第二开关关断，而漏极电压大于栅极电压，第二开关打开。或者在某些情况下，漏极电压大于栅极电压加上第二开关的导通电压，则第二开关打开。
[0121]
第二开关dz为耐压二极管，耐压二极管的阳极与场效应晶体管m4的栅极g直接连接或间接连接，耐压二极管的阴极与场效应晶体管m4的漏极直接连接或间接连接。在直接连接情况下，耐压二极管的一端连接场效应晶体管m4的栅极g，另一端连接场效应晶体管m4的漏极d。在间接连接的情况下，第二开关dz可以与电阻r形成串联电路，串联电路的一端连接场效应晶体管m4的栅极g，另一端连接场效应晶体管m4的漏极d。其中需要注意的是，第二开关dz与电阻r的串联顺序没有限制。
[0122]
在图7中示出了第二开关dz为齐纳二极管的形式，第二开关dz也可以为肖特基二极管等。
[0123]
另外根据其他示例，第二开关可以为pmos晶体管。例如图8所示，pmos晶体管m6具有寄生二极管d6，pmos晶体管m6的源极与寄生二极管d6的一端与场效应晶体管m6的栅极直接连接或间接连接，pmos晶体管m6的漏极与寄生二极管d6的另一端与场效应晶体管的漏极直接连接或间接连接。在直接连接情况下，场效应晶体管m6的一端连接场效应晶体管m4的栅极g，另一端连接场效应晶体管m4的漏极d。在间接连接的情况下，场效应晶体管m6可以与电阻r形成串联电路，串联电路的一端连接场效应晶体管m4的栅极g，另一端连接场效应晶体管m4的漏极d。其中需要注意的是，场效应晶体管m6与电阻r的串联顺序没有限制。
[0124]
在使用pmos晶体管作为第二开关的情况下，使用pmos晶体管m6的寄生二极管d6作为耐压二极管，从而可以起到第二开关的作用。
[0125]
通过第二开关的使用，可以防止pmos晶体管m4的漏端d的高压对pmos晶体管m4造成损坏。
[0126]
当电路正常充电时，pmos晶体管m4的导电沟道形成，pmos晶体管m4导通，使pmos晶体管m4的衬底bulk区域与pmos晶体管m4的源极s连通。
[0127]
当电路充电过流时，pmos晶体管m4的导电沟道不会形成，pmos晶体管m4的沟道处于关断状态。从而使得pmos晶体管m4的bulk区域与源极s断开，bulk区域处于浮空状态。由于寄生二极管d41和d42反向串联连接，寄生二极管d41和d42的串联电路无法导通，所以，pmos晶体管m4的源极s到pmos晶体管m4的漏极d也没有电流通路。而且pmos晶体管m4的栅极氧化层也不会被击穿。
[0128]
如图9所示，电池对外部负载放电时，回路中电流的流动方向为：放电电流i
dsg
从b+端流向p+端。p+端的电压高于b+端的电压。当检测到b+端与p+端的电压差(i
dsg
*r
on
)达到某一阈值时，关断mos晶体管m4，即关断放电通路。反向串联的寄生二极管d41和d42不会形成电流通路。
[0129]
图10提供了根据本公开的另一实施例。如图10所示，该一种充放电开关包括场效
应晶体管m4，其中该场效应晶体管m4为nmos晶体管。
[0130]
场效应晶体管m4包括栅极g、源极s、漏极d、衬底b、第一寄生二极管d41和第二寄生二极管d42，其中第一寄生二极管d41和第二寄生二极管d42反向串联，第一寄生二极管d41和第二寄生二极管d42的串联电路的一端连接源极s，并且串联电路的另一端连接漏极d，第一寄生二极管d41和第二寄生二极管d42的连接点与衬底b连接。
[0131]
第一寄生二极管d41的阴极与第二寄生二极管d42的阴极连接，第一寄生二极管d41的阳极与漏极连接，第二寄生二极管d42的阳极与源极连接。
[0132]
第一寄生二极管d41和第二寄生二极管d42的串联电路设置成，在场效应晶体管m4的源极s和漏极d之间不会通过串联电路形成导电通路。
[0133]
第一肖特基二极管d61的阴极和第二肖特基二极管62的阴极连接，第一肖特基二极管d61的阳极与场效应晶体管m4的漏极连接，第一肖特基二极管d61与场效应晶体管m4的源极连接。第一肖特基二极管d61的阴极和第二肖特基二极管62的阴极的连接点与与衬底b连接。
[0134]
在该实施方式中，因为肖特基二极管的导通电压小于寄生二极管的电压，因此在肖特基二极管导通时，寄生二极管并不会导通。
[0135]
当电路正常充电时，pmos晶体管m4的导电沟道形成，pmos晶体管m4导通，使pmos晶体管m4的衬底bulk区域与pmos晶体管m4的源极s连通。
[0136]
当电路充电过流时，pmos晶体管m4的导电沟道不会形成，pmos晶体管m4的沟道处于关断状态。从而使得pmos晶体管m4的bulk区域与源极s断开，bulk区域处于浮空状态。由于寄生二极管d41和d42反向串联连接，寄生二极管d41和d42的串联电路无法导通，所以，pmos晶体管m4的源极s到pmos晶体管m4的漏极d也没有电流通路。而且pmos晶体管m4的栅极氧化层也不会被击穿。
[0137]
电池对外部负载放电时，反向串联的寄生二极管d41和d42不会形成电流通路。
[0138]
在上面的描述中，通过nmos晶体管m5为例对开关进行了描述，但是在本公开中也可以使用其他类型的开关，例如三极管等。图11至图14示出了采用三极管的实施例。其中三极管的基极b通过电阻rt连接至场效应晶体管m4的栅极，并且三极管的集电极或者发射极可以连接至bulk端，而三极管的发射极或者集电极可以连接至场效应晶体管m4的源极。另外，第二开关m6/dz也可以采用三极管的形式，例如图13和14所示，其中三极管的集电极或者发射极可以直接或间接连接至场效应晶体管m4的栅极，而三极管的发射极或者集电极可以直接或间接连接至场效应晶体管m4的漏极。
[0139]
此外对于场效应晶体管m4为pmos管的形式，其采用三极管的情况，与图11至图14的情况相同。
[0140]
在本公开中，电流检测单元与充放电开关集成在一个芯片中，例如可以设置在一个晶元中。
[0141]
下面将以图3所示的充放电开关为例进行说明，对于图4至14中的其他形式，可以参考相对于图3的说明。具体地，将图3的充放电开关替换为其他形式的充放电开关。下面将参照图15至图22对各种电流控制检测电路500的实施方式进行详细的描述，其中如图15至22中所示的虚线框中的部件可以被集成在一个晶圆中，从而形成一个单独的器件。
[0142]
图15示出了根据本公开的第一实施方式的示意图。该第一实施方式用于对电池放
电过流进行控制。
[0143]
充放电控制单元可以包括检测单元和比较单元，比较单元的第一输入端连接与检测单元的第一端的电压相关的电压，比较单元的第二输入端连接与充放电开关的第一端的电压相关的电压，检测单元的第二端与充放电开关的第二端连接。充放电开关为m4。检测单元为一个nmos晶体管531a。
[0144]
晶体管531a的漏极连接比较单元的第一输入端，晶体管m4的漏极连接外部负端p
‑
并且连接比较单元的第二输入端，晶体管531a的源极连接晶体管m4的源极并且连接电池负端b
‑
。晶体管531a的栅极可以与晶体管m4的栅极连接，并且接收驱动单元的驱动控制信号in以进行导通与断开。或者晶体管m4的栅极连接驱动控制信号in，而晶体管531a的栅极也可以接收其他控制信号至少保持其进行检测时的导通。另外，晶体管531a与晶体管m4的bulk(衬底)可以连接在一起，也可以不连接在一起(对于图16至图22中的实施方式，晶体管531*与m4也可以采用这种方式)。检测单元的nmos晶体管531a的漏极连接恒定电流idc，该恒定电流idc与系统的电压及温度无关。
[0145]
并且放电电流idsg从充放电开关的第一端(图中示出了连接外部充电器或外部负载300的负端，也就是p
‑
端)流向第二端。当充放电开关的第一端的电压大于检测单元的nmos晶体管的漏极侧的电压时，比较单元的比较结果翻转，并且控制逻辑单元控制放电控制开关的断开。
[0146]
具体而言，可以在芯片内部产生一个恒定电流idc，该恒定电流idc与系统的电压及温度无关，恒定电流在nmos晶体管531a上产生一个电压va(nmos晶体管531a的漏极端的电压)。由于nmos晶体管m4和531a为相同类型的nmos晶体管，因此，即便系统的温度或者电压发生变化，nmos晶体管531a的等效导通阻抗与nmos晶体管m4的等效导通阻抗之和也可以保持为恒定值k：1(相应地尺寸比例为1：k)。
[0147]
比较单元532a用于电压va和电压vp
‑
(p
‑
端的电压)，当vp
‑
大于va时，比较单元532a的输出信号进行翻转，并且控制逻辑单元300接收到翻转信号之后，通过驱动单元400输出控制信号od来关断充放电开关。
[0148]
图16示出了根据本公开的第二实施方式的示意图。该第二实施方式用于对电池充电过流进行控制。充放电控制单元可以包括检测单元和比较单元，比较单元的第二输入端连接与检测单元的第二端的电压相关的电压，比较单元的第一输入端连接与充放电开关的第二端的电压相关的电压，检测单元的第一端与充放电开关的第一端连接。充放电开关为充放电开关m4。检测单元为一个nmos晶体管531b。比较单元532b的一个输入端连接b
‑
端的电压，另一个输入端连接晶体管531b的源极，并且其漏极连接p
‑
端。
[0149]
具体而言，可以在芯片内部产生一个恒定电流idc，该恒定电流idc与系统的电压及温度无关，恒定电流在nmos晶体管531b上产生一个电压vb(nmos晶体管531b的漏极端的电压)。由于nmos晶体管m4和531b为相同类型的nmos晶体管，因此，即便系统的温度或者电压发生变化，nmos晶体管531b的等效导通阻抗与nmos晶体管m4的等效导通阻抗之和也可以保持为恒定值k：1。
[0150]
比较单元532b用于电压vb和电压vb
‑
(b
‑
端的电压)，当vb
‑
大于vb时，比较单元532b的输出信号进行翻转，并且控制逻辑单元300接收到翻转信号之后，通过驱动单元400输出控制信号来断开充放电开关。对于nmos晶体管531b与m4的栅极的连接方式可以参照第
一实施方式的描述，而且在下面实施方式中的连接方式也可以参照第一实施方式的描述。
[0151]
图17示出了根据本公开的第三实施方式的示意图。该第三实施方式用于对电池放电过流进行控制。放电电流idsg从p
‑
端流向b
‑
端。
[0152]
在该实施方式中，检测单元为一个nmos晶体管531c，nmos晶体管531c的源极连接至充放电开关m4的第二端(图中示出了放电开关的右端，也就是电池的负端b
‑
端)。
[0153]
nmos晶体管531c的漏极连接镜像电路，该镜像电路包括pmos晶体管533c和534c，nmos晶体管531c的漏极可以连接至pmos晶体管533c的漏极，并且pmos晶体管533c的源极可以连接系统电压(例如vdd)，并且pmos晶体管533c的栅极与pmos晶体管534c的栅极连接，pmos晶体管534c的源极可以连接系统电压。
[0154]
nmos晶体管531c的源极连接至b
‑
端，并且其栅极可以连接至系统电压vdd，比较单元532c的一个输入端连接至nmos晶体管531c的漏极，并且比较单元532c的另一个输入端连接至充放电开关的第一端(图中示出了连接外部充电器或外部负载300的负端，也就是p
‑
端)。
[0155]
比较单元532c的输出连接至pmos晶体管533c和534c的栅极，并且pmos晶体管534c的漏极连接电阻535c。
[0156]
还包括比较器536c，比较器536c的一个输入端连接至pmos晶体管534c的漏极以便向比较器536a的一个输入端输入由电阻535c所生成的电压，比较器536c的另一个输入端连接基准电压vref。
[0157]
在该实施方式中，比较单元532c可以使得nmos晶体管531c的漏极侧的电压vc与p
‑
侧的电压vp
‑
相同。
[0158]
其中，nmos晶体管531c、m4为相同类型的nmos晶体管，因此即使温度和电压发生变化，nmos晶体管531c的等效导通阻抗与nmos晶体管m4的等效导通阻抗之间的比较将会保持为恒定值k：1。这样，由于vc＝vp
‑
，故流经nmos晶体管531c的电流与流经nmos晶体管m4的电流保持为1：k。
[0159]
pmos晶体管533c和pmos晶体管534c位相同类型的pmos晶体管，工作在饱和区。这样流经nmos晶体管531c的电流可以被镜像至电阻535c所在的路径，这样会在电阻535c(阻值假设为rc)上产生电压，通过该电压vr与基准电压vref进行比较，当vr大于vref时，比较器536c进行翻转，这样逻辑控制单元300可以根据该翻转信号来控制驱动单元400，通过驱动单元400输出控制信号来关断nmos晶体管m4。
[0160]
由于在放电nmos管520关断的时候，流经nmos晶体管m4的电流为vref/rc*k。而vref及rc为固定值，k为恒定比值，在系统电压和温度变化时，该三个值也不会发生变化，这样流经nmos晶体管m4的电流不会发生变化，也就是说检测到的放电过电流不会随电压或温度进行变化。
[0161]
图18示出了根据本公开的第四实施方式的示意图。
[0162]
该第四实施方式用于对电池充电过流进行控制。充电电流ichg从b
‑
端流向p
‑
端。
[0163]
在该实施方式中，检测单元为一个nmos晶体管531d，nmos晶体管531d的源极连接至充放电开关的第一端(图中示出了连接外部充电器或外部负载300的负端，也就是p
‑
端)。
[0164]
nmos晶体管531d的漏极连接镜像电路，该镜像电路包括pmos晶体管533d和534d，nmos晶体管531d的漏极可以连接至pmos晶体管533d的漏极，并且pmos晶体管533d的源极可
以连接系统电压(例如vdd)，并且pmos晶体管533d的栅极与pmos晶体管534d的栅极连接，pmos晶体管534d的源极可以连接系统电压。
[0165]
nmos晶体管531d的源极连接至p
‑
端，并且其栅极可以连接至系统电压vdd，比较单元532d的一个输入端连接至nmos晶体管531d的漏极，并且比较单元532d的另一个输入端连接至充放电开关的第二端(图中示出了放电开关的右端，也就是电池的负端b
‑
端)。
[0166]
比较单元532d的输出连接至pmos晶体管533d和534d的栅极，并且pmos晶体管534d的漏极连接电阻535d。
[0167]
还包括比较器536d，比较器536d的一个输入端连接至pmos晶体管534d的漏极以便向比较器536d的一个输入端输入由电阻535d所生成的电压，比较器536d的另一个输入端连接基准电压vref。
[0168]
在该实施方式中，比较单元532d可以使得nmos晶体管531d的漏极侧的电压vc与b
‑
侧的电压vb
‑
相同。
[0169]
其中，nmos晶体管531d、m4为相同类型的nmos晶体管，因此即使温度和电压发生变化，nmos晶体管531d的等效导通阻抗与nmos晶体管m4的等效导通阻抗之间的比较将会保持为恒定值k：1。这样，由于vc＝vb
‑
，故流经nmos晶体管531d的电流与流经nmos晶体管m4的电流保持为1：k。
[0170]
pmos晶体管533d和pmos晶体管534d位相同类型的pmos晶体管，工作在饱和区。这样流经nmos晶体管531d的电流可以被镜像至电阻535d所在的路径，这样会在电阻535d(阻值假设为rd)上产生电压，通过该电压vr与基准电压vref进行比较，当vr大于vref时，比较器536c进行翻转，这样逻辑控制单元300可以根据该翻转信号来控制驱动单元400，通过驱动单元400输出控制信号来关断晶体管m4。
[0171]
由于在晶体管m4关断的时候，流经nmos晶体管m4的电流为vref/rd*k。而vref及rd为固定值，k为恒定比值，在系统电压和温度变化时，该三个值也不会发生变化，这样流经nmos晶体管5m4的电流不会发生变化，也就是说检测到的充电过电流不会随电压或温度进行变化。
[0172]
图19示出了根据本公开的第五实施方式的示意图。
[0173]
该第五实施方式用于对电池放电过流进行控制。放电电流idsg从p
‑
端流向b
‑
端。充放电开关为晶体管m4。检测单元包括串联的电阻533e与nmos晶体管531e。
[0174]
电阻533e的阻值远小于nmos晶体管531e的导通阻抗。晶体管531e的漏极连接p
‑
端，源极连接电阻533e的一端，电阻533e的另一端连接b
‑
端。
[0175]
nmos晶体管531e与电阻533e的连接点连接至比较单元534e的一个输入端，而比较单元534e的另一输入端则连接基于vb
‑
(b
‑
端的电压)所生成的基准电压vref。该基准电压vref的生成可以基于vb
‑
通过电压生成单元535e来生成(例如以vb
‑
为参考零电位的电压，其可以在芯片内部产生)。
[0176]
nmos晶体管531e与nmos晶体管m4为相同类型的nmos晶体管。nmos晶体管531e的导通阻抗与nmos晶体管m4的导通阻抗的比值恒定为k：1。同时为了保证精度，电阻533e的阻值re设置为远小于nmos晶体管531e的导通阻抗。这样比较nmos晶体管532e与电阻533e的连接点的电压ve与vref，当ve大于vref时，比较器534e进行翻转，这样逻辑控制单元300可以根据该翻转信号来控制驱动单元400，通过驱动单元400输出控制信号来关断放电nmos晶体管
m4。
[0177]
由于在nmos晶体管关断的时候，流经nmos晶体管m4的电流为vref/re*k。而vref及re为固定值，k为恒定比值，在系统电压和温度变化时，该三个值也不会发生变化，这样流经nmos晶体管m4的电流不会发生变化，也就是说检测到的放电过电流不会随电压或温度进行变化。
[0178]
图20示出了根据本公开的第六实施方式的示意图。
[0179]
该第六实施方式用于对电池充电过流进行控制。充电电流ichg从b
‑
端流向p
‑
端。充放电控制单元可以包括检测单元和比较单元。比较单元的第一输入端连接与检测单元的第二端的电压相关的电压，比较单元的第一输入端连接与充放电开关的第一端的电压相关的电压，检测单元的第一端与充放电开关的第一端连接。
[0180]
充放电开关为nmos晶体管m4。
[0181]
检测单元包括串联的电阻533f与nmos晶体管531f。在对充电电流进行控制的情况下，所述检测单元的电阻的一端连接至所述充放电开关的第一端，另一端连接至所述检测单元的nmos管的一端，另一端连接至所述充放电开关的第二端，并且所述检测单元的电阻与nmos晶体管的连接点连接至所述比较单元的第一输入端，所述比较单元的第二输入端连接基于所述充放电开关的第二端的电压所生成的基准电压，当所述比较单元的第一输入端的电压大于第二输入端的电压时，所述比较单元的比较结果翻转，并且所述控制逻辑单元控制所述充电控制开关的断开。所述检测单元的电阻的阻值远小于所述检测单元的nmos晶体管的导通阻抗。
[0182]
nmos晶体管531f的源极连接b
‑
端，漏极连接电阻533f的一端，电阻533f的另一端连接p
‑
端。nmos晶体管531f与电阻533f的连接点连接至比较单元534f的一个输入端，而比较单元534f的另一输入端则连接基于vp
‑
(p
‑
端的电压)所生成的基准电压vref。该基准电压vref的生成可以基于vp
‑
通过电压生成单元来生成(例如以vp
‑
为参考零电位的电压，其可以在芯片内部产生)。
[0183]
nmos晶体管531f与nmos晶体管m4为相同类型的nmos晶体管。nmos晶体管531f的导通阻抗与nmos晶体管m4的导通阻抗的比值恒定为k：1。同时为了保证精度，电阻533f的阻值rf设置为远小于nmos晶体管531f的导通阻抗。这样比较nmos晶体管532f与电阻533f的连接点的电压vf与vref，当vf大于vref时，比较器534f进行翻转，这样逻辑控制单元300可以根据该翻转信号来控制驱动单元400，通过驱动单元400输出控制信号来关断开关m4。
[0184]
由于在开关m4关断的时候，流经nmos晶体管m4的电流为vref/rf*k。而vref及rf为固定值，k为恒定比值，在系统电压和温度变化时，该三个值也不会发生变化，这样流经nmos晶体管m4的电流不会发生变化，也就是说检测到的充电过电流不会随电压或温度进行变化。
[0185]
图21示出了根据本公开的第七实施方式的示意图。
[0186]
该第七实施方式用于对电池充电过流进行控制。放电电流idsg从p
‑
端流向b
‑
端。充放电控制单元可以包括检测单元和比较单元。比较单元的第一输入端连接与检测单元的第二端的电压相关的电压，比较单元的第一输入端连接与充放电开关的第一端的电压相关的电压，检测单元的第一端与充放电开关的第一端连接。充放电开关为充电m4。
[0187]
在该实施方式中，比较单元为运算放大器，所述运算放大器的第二输入端与所述
运算放大器的输出端之间串联有检测电阻，所述比较单元的nmos晶体管的一端连接至所述运算放大器的第二输入端并且所述比较单元的nmos晶体管的另一端连接至所述充放电开关的第二端，所述运算放大器的第一输入端连接至所述充放电开关的第一端。
[0188]
通过所述检测电阻所生成的电压及所述检测电阻的电阻值来得到所述充电电流或所述放电电流的电流值。
[0189]
下面将参照图21进行详细的描述。其中检测单元可以包括nmos晶体管531g。nmos晶体管531g可以为nmos晶体管m4相同类型的nmos晶体管。
[0190]
nmos晶体管531g的源极与b
‑
端连接，其漏极连接运算放大器533g的一个输入端。运算放大器533g的另一个输入端连接p
‑
端。
[0191]
下面将对该实施方式的原理进行详细地说明。
[0192]
充电时外接外部负载，外部负载连接在电池输出正极p+和输出负极p
‑
之间，其电阻值为r
load
，这样电池的放电电流idsg为[v(p+)
‑
v(p
‑
)]/r
load
。
[0193]
运算放大器533g可以使得nmos晶体管531g的源端电压与电池输出的负极p
‑
端的电压相同，nmos晶体管531g与nmos晶体管m4是同一类型nmos晶体管。因此即使温度或电压改变，nmos晶体管531g的导通电阻也与nmos晶体管m4的导通电阻的比例始终保持为恒定值k：1。这样流经nmos晶体管531g的电流与流经nmos晶体管m4的电流恒定地保持为1：k。
[0194]
因为运算放大器533g的负反馈作用，运算放大器533g的负输入端即nmos晶体管531g的源端电压与电池输出的负极p
‑
端电压相同。
[0195]
因为运算放大器533g的输入端阻抗近似无穷大，nmos晶体管531g的电流全部流入采样电阻534g(电阻值为rg)。
[0196]
这样，运算放大器533g的输出电压v
sns
＝rg*idsg/k+v(p
‑
)。v(p
‑
)为p
‑
端电压。
[0197]
v(p
‑
)＝v(b
‑
)+idsg*(r
on
)。v(b
‑
)为b
‑
端的电压，r
on1
为nmos晶体管m4的等效电阻。
[0198]
b
‑
端为电池的接地端，因此v(b
‑
)可以认为是系统的“地”点位，因此v(b
‑
)＝0。
[0199]
这样，v(p
‑
)＝idsg*(r
on
)。
[0200]
v
sns
＝rg*idsg/k+v(p
‑
)＝rg*idsg/k+idsg*(r
on
)
[0201]
＝idsg*[(rg/k+(r
on
)]。
[0202]
通常，rg/k>>(r
on
)，因此上式可以等效为v
sns
＝idsg*rg/k，idsg＝k*v
sns
/rg。
[0203]
v
sns
值可以被后续电压采样电路获得，rg为预先电路设计值，从而准确获得流过充放电开关的放电电流idsg大小，从而不会受到系统的电压或者温度的影响。
[0204]
图22示出了根据本公开的第八实施方式的示意图。
[0205]
该第八实施方式用于对电池充电过流进行控制。充电电流ichg从b
‑
端流向p
‑
端。充放电控制单元可以包括检测单元和比较单元。比较单元的第一输入端连接与检测单元的第二端的电压相关的电压，比较单元的第一输入端连接与充放电开关的第一端的电压相关的电压，检测单元的第一端与充放电开关的第一端连接。充放电开关为充电m4。
[0206]
在该实施方式中，比较单元为运算放大器，所述运算放大器的第二输入端与所述运算放大器的输出端之间串联有检测电阻，所述比较单元的nmos晶体管的一端连接至所述运算放大器的第二输入端并且所述比较单元的nmos晶体管的另一端连接至所述充放电开关的第二端，所述运算放大器的第一输入端连接至所述充放电开关的第一端。
[0207]
通过所述检测电阻所生成的电压及所述检测电阻的电阻值来得到所述充电电流
或所述放电电流的电流值。
[0208]
检测单元可以包括nmos晶体管531h。nmos晶体管531h可以为nmos晶体管m4相同类型的nmos晶体管。
[0209]
nmos晶体管531h的漏极与p
‑
端连接，其源极连接运算放大器533h的一个输入端。nmos晶体管531h的栅极连接控制信号in。运算放大器533h的另一个输入端连接b
‑
端。
[0210]
下面将对该实施方式的原理进行详细地说明。
[0211]
nmos晶体管531h与nmos晶体管m4是同一类型nmos晶体管。因此即使温度或电压改变，nmos晶体管531h的导通电阻与nmos晶体管m4的导通电阻的比例始终保持为恒定值k：1。这样流经nmos晶体管531h的电流与流经nmos晶体管m4的电流恒定地保持为1：k。
[0212]
充电时外部充电器连接于电池的输出正极(p+)和电池的输出负极(p
‑
)之间，从外部充电器向电池包的充电电流大小为ichg*(1+1/k)。流经充nmos晶体管m4的电流为ichg，而流经nmos晶体管531h的电流为ichg/k。
[0213]
运算放大器533h可以使nmos晶体管531h的源端电压与电池负极b
‑
的电压相同，电池组负极b
‑
的电压为系统“地”点位，因此v(b
‑
)＝0。
[0214]
因为运算放大器533h的负反馈作用，运算放大器533h的负输入端，即nmos晶体管531h的源端电压与电池输出的负极p
‑
的电压相同。
[0215]
又因为运算放大器533h的输入端阻抗近似无穷大，nmos晶体管531h的电流全部流入采样电阻534h(其阻值为rh)。
[0216]
这样，运算放大器533h的输出电压v
sns
＝rh*ichg/k+v(b
‑
)＝rh*ichg/k。因为v
sns
值可以被后续电压采样电路获得，rh为预先电路设计值，从而准确获得流过充放电开关的充电电流ichg大小，从而不会受到系统的电压或者温度的影响。
[0217]
此外，虽然在附图及文字描述中，以nmos晶体管为例进行了说明，但是也可以使用其他类型的mos晶体管，例如pmos晶体管。
[0218]
通过本公开的实施方式，可以在不受系统温度或电压，并且也可以避免受到晶体管本身的影响，从而根据本公开的技术方案，可以实现充放电电流的高精度检测。
[0219]
根据本公开的进一步的技术方案，本公开提供了一种电池管理芯片10，其中该电池管理芯片可以集成有上述电流控制检测电路；该电池管理芯片可以集成有电流控制检测电路及充放电开关。此外，电池管理芯片还可以集成有如图所示的电压采集单元、vdd产生器、驱动单元等。
[0220]
本公开还提供了一种电设备，该电设备包括电池或电池组及电池管理芯片，所述电池用于对电设备的其他设备进行供电，并且电池管理芯片用于对所述电池进行管理。
[0221]
在本说明书的描述中，参考术语“一个实施例/方式”、“一些实施例/方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例/方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例/方式或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例/方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例/方式或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例/方式或示例以及不同实施例/方式或示例的特征进行结合和组合。
[0222]
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性
或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
[0223]
本领域的技术人员应当理解，上述实施方式仅仅是为了清楚地说明本公开，而并非是对本公开的范围进行限定。对于所属领域的技术人员而言，在上述公开的基础上还可以做出其它变化或变型，并且这些变化或变型仍处于本公开的范围内。