一种可配置采样电路的实现装置的制作方法

本发明涉及一种可配置采样电路的实现装置，属于计算机技术领域。

背景技术：

在计算机控制系统中，串行通信是实现主机与外设或主机之间数据传输的重要接口电路，简单易用，传输线少，成本低，应用普遍；传统的异步串口数据采样通常是由多数表决逻辑实现，但在实际应用中，需要高效的数据采样。随着通信技术的进步，计算机系统可在一个芯片上实现，数据采样电路也被集成在片上，如何对片上的数据采样电路进行有效的控制管理，是高性能串行通信设计中的重要内容。

技术实现要素：

本发明的技术解决问题是：提供了一种可配置采样电路的实现装置，实现结构简单、面积小，功耗低，便于在芯片上实现，利用本发明进行数据采样时，处理流程简单，易于控制，提高了采样的效率，增强了嵌入式应用的实用性。

本发明的技术方案是：

一种可配置采样电路的实现装置，包括：数据采样模块、采样输出模块。

数据采样模块：当采样使能信号s_en有效时，产生三个采样点作为数据输出信号；当采样使能信号s_en无效时，产生一个采样点作为数据输出信号；

采样输出模块：当采样模式控制信号s_con为高电平时，数据采样三次，然后通过多数表决逻辑，输出采样数据dout；当采样模式控制信号s_con为低电平时，数据采样一次，直接输出采样数据。

所述数据采样模块，包括d触发器dff_1、d触发器dff_2、d触发器dff_3、与非门and21_1、与非门and21_2和与非门and21_3；

输入时钟信号clk分别接触发器dff_1、触发器dff_2、d触发器dff_3、d触发器dff_4的时钟端clk；

输入复位信号rst分别接触发器dff_1、触发器dff_2、d触发器dff_3、d触发器dff_4的复位端clr；

与非门and21_1的两个输入端分别接输入采样使能信号s_en和输入数据信号din，与非门and21_1的输出端接触发器dff_1的数据端d，触发器dff_1的输出端q接输出信号s3端；

非门and21_2的两个输入端分别接输入采样使能信号s_en和输出信号s3端，与非门and21_2的输出端接触发器dff_2的数据端d，触发器dff_2的输出端q接输出信号s2端；

非门and21_3的两个输入端分别接输入采样使能信号s_en和输出信号s2端，与非门and21_3的输出端接d触发器dff_3的数据端d，d触发器dff_3的输出端q接输出端s1。

所述采样输出模块，包括d触发器dff_4、与门and31_1、与非门nand31_1、反向器inv_1、或门or31_1、或门or21_1；

输入采样控制信号s_con接反向器inv_1的输入端，与门and31_1的三个输入端分别接反向器inv_1的输出端、输入信号s2和输入信号s3；

或门or21_1的两个输入端分别接与门and31_1的输出端和输入信号s1；

或门or31_1的三个输入端分别接反向器inv_1的输出端、输入信号s2和输入信号s3；

与非门nand31_1的三个输入端分别接或门or31_1的输出端、输入采样使能信号s_en和or21_1的输出端；

d触发器dff_4的数据端d接与非门nand31_1的输出端，d触发器dff_4的输出端q接输出端dout。

本发明的一种可配置采样电路的的实现方法，具有以下优点：

1)本发明的一种可配置采样电路的实现方法，采用三级采样，按照采样结果选出最终输出的采样数据，该电路结构简便；该方法根据采样模式控制选择信号，实现对数据的一次采样或三次采样，增加了采样的灵活性；采样使能信号有效时，才有动态功耗，其它时候无动态功耗，因此整体电路功耗低；该实现方法采用同步时钟设计，便于时序检查与验证，增强了嵌入式应用的实用性。

2)利用本发明进行数据采样时，只需给一位的采样模式控制选则和一位的采样使能信号，以及时钟和复位信号，就可控制电路的运行，控制流程简单。

3)根据应用需要，方便灵活的选择采样模式；增强了嵌入式应用的实用性。

附图说明

图1是一种可配置采样电路的的实现装置；

图2是数据采样模块；

图3是采样输出模块。

具体实施方式

本发明是以数据采样灵活性为设计背景。采样阶段为3级：一级采样、二级采样、三级采样。设置采样模式控制的目的就是为了减少采样的时间。

为了更清楚的理解本发明，以下结合附图对本发明作进一步的详细描述。如图1所示，本发明一种可配置采样电路的实现装置，包括：数据采样模块、采样输出模块。

数据采样模块：当采样使能信号s_en有效时，产生三个采样点作为数据输出信号s1、s2、s3；当采样使能信号s_en无效时，产生一个采样点作为数据输出信号s3；

采样输出模块：当采样模式控制信号s_con为高电平时，数据采样三次，然后通过多数表决逻辑，输出采样数据dout；当采样模式控制信号s_con为低电平时，数据采样一次，直接输出采样数据s3。

如图2所示，所述数据采样模块，包括d触发器dff_1、d触发器dff_2、d触发器dff_3、与非门and21_1、与非门and21_2和与非门and21_3；

输入时钟信号clk分别接触发器dff_1、触发器dff_2、d触发器dff_3、d触发器dff_4的时钟端clk；

输入复位信号rst分别接触发器dff_1、触发器dff_2、d触发器dff_3、d触发器dff_4的复位端clr；

与非门and21_1的两个输入端分别接输入采样使能信号s_en和输入数据信号din，与非门and21_1的输出端接触发器dff_1的数据端d，触发器dff_1的输出端q接输出信号s3端；

非门and21_2的两个输入端分别接输入采样使能信号s_en和输出信号s3端，与非门and21_2的输出端接触发器dff_2的数据端d，触发器dff_2的输出端q接输出信号s2端；

非门and21_3的两个输入端分别接输入采样使能信号s_en和输出信号s2端，与非门and21_3的输出端接d触发器dff_3的数据端d，d触发器dff_3的输出端q接输出端s1。

如图3所示，所述采样输出模块，包括d触发器dff_4、与门and31_1、与非门nand31_1、反向器inv_1、或门or31_1、或门or21_1；

输入采样控制信号s_con接反向器inv_1的输入端，与门and31_1的三个输入端分别接反向器inv_1的输出端、输入信号s2和输入信号s3；

或门or21_1的两个输入端分别接与门and31_1的输出端和输入信号s1；

或门or31_1的三个输入端分别接反向器inv_1的输出端、输入信号s2和输入信号s3；

与非门nand31_1的三个输入端分别接或门or31_1的输出端、输入采样使能信号s_en和or21_1的输出端；

d触发器dff_4的数据端d接与非门nand31_1的输出端，d触发器dff_4的输出端q接输出端dout。

本发明说明书中未作详细描述的内容属本领域专业技术人员的公知技术。