功率放大器及电子设备的制作方法

1.本技术涉及电子器件技术领域，具体涉及一种功率放大器及电子设备。


背景技术：

2.传统的功率放大器包括驱动放大级和功率放大级。驱动放大级用于将输入信号进行驱动放大，生成驱动信号，功率放大级用于将驱动信号进一步放大后输出大功率信号提供给负载。
3.现有技术缺少对输出信号的限制，为了提高功率放大器工作的可靠性，现有的功率放大器的功率放大级通常使用厚栅氧化层的晶体管对信号进行放大和输出，由于厚栅氧化层的晶体管存在较大的栅极电容，带来较高的功耗损耗，降低了功率放大器的效率。


技术实现要素：

4.鉴于此，本技术提供一种功率放大器及电子设备，以解决现有的功率放大器缺少保护电路，使用厚栅氧化层晶体管带来较高的功耗损耗的问题。
5.本技术提供的一种功率放大器，包括驱动放大模块，用于对输入信号进行驱动放大，输出驱动信号；功率放大模块，连接至所述驱动放大模块的输出端，用于对所述驱动信号进行功率放大后输出所述功率放大信号；保护电路，连接至所述功率放大模块的输出端，用于将所述功率放大信号的电压钳位至预设电压。
6.本方案中的功率放大器，通过保护电路将功率放大信号的电压钳位至预设电压，可以防止输出的功率放大信号电压过高，功率放大器可以使用薄栅氧化层的晶体管对信号进行放大和输出，由于保护电路作用，薄栅氧化层的晶体管不会被击穿，提高了功率放大器的可靠性，由于薄栅氧化层的晶体管的电容较小，降低了功率放大器的功耗，提高了功率放大器的效率。
7.可选的，所述功率放大模块包括功率放大单元和电源提供单元；所述功率放大单元连接至所述驱动放大模块的输出端，用于对所述驱动放大信号进行功率放大后输出所述功率放大信号；所述电源提供单元的一端与电源电压连接，另一端与所述功率放大单元连接，用于给所述功率放大单元提供电源电压。
8.可选的，所述功率放大单元包括至少一输出晶体管，所述输出晶体管的栅极连接至所述驱动放大模块的输出端、源极接地，漏极用于输出所述功率放大信号；所述电源提供单元包括至少一电感，所述电感的一端与所述输出晶体管的漏极连接，另一端接电源电压，用于给所述输出晶体管提供电源电压；所述输出晶体管的栅氧化层的厚度小于第一数值。
9.本方案中，通过控制输出晶体管的栅氧化层的厚度小于第一数值，可以降低输出晶体管的栅氧化层的电容，降低栅极电容产生的功耗，提高功率放大器的效率。
10.可选的，所述第一数值的范围为1nm
‑
4nm(纳米)。
11.可选的，所述输出晶体管的栅极电容值的范围为300ff
‑
500ff。
12.可选的，所述输出晶体管的栅氧化层材料包括以下任意一种：
13.氧化硅、氧化铪和氧化锆。
14.现有技术中使用的厚栅氧化层晶体管由硅cmos(互补金属氧化物半导体)工艺制成，厚栅极氧化层的材料是氧化硅，厚栅氧化层的厚度一般大于5nm，比如常见的厚栅氧化层的厚度为5.93nm，其栅氧化层的电容可以达到7.5pf(皮法)。本方案中的输出晶体管使用的是薄氧化层晶体管，薄氧化层晶体管同样由硅cmos工艺制成，栅极氧化层的材料同样也是氧化硅，但是栅氧化层的厚度范围为1nm
‑
4nm，栅极电容值的范围为300ff
‑
500ff，由平板电容的电容密度公式：c
ox
∝
ε/t
ox
，其中，c
ox
表示电容密度、ε表示栅氧化层的介电常数、t
ox
表示栅氧化层的厚度，可以知道，平板电容的电容密度c
ox
和栅氧化层的厚度t
ox
成反比例关系，所以栅氧化层变薄一倍，电容密度增大为2倍。但是为了有效地抑制短沟道效应，并保持良好的亚阈值斜率，栅氧化层厚度要和沟道长度要以同样的比例下降。根据栅极电容公式：c
gs
∝
w
·
l
·
c
ox
，其中，c
gs
表示晶体管的栅极电容、w表示沟道宽度、l表示沟道长度、c
ox
表示电容密度，保持同样的沟道导通电阻时，此时薄栅氧化层的晶体管的w
·
l的沟道面积缩小为原来的四分之一甚至更多，所以尽管电容密度增大一些，薄栅氧化层的晶体管的w
·
l的沟道面积缩小的更多，导致最终的薄极电容c
gs
的值减小，所以相比于现有技术中使用的厚栅氧化层晶体管，本方案使用薄氧化层晶体管可以降低输出晶体管的栅极电容值，以降低功率放大器的功耗损耗，提高功率放大器的效率。
15.需要说明的是，由于晶体管技术发展的动力就是不断的缩小沟道长度l和栅氧化层厚度t
ox
，而器件的最小沟道长度l标志着工艺水平，所以越先进的工艺制造的晶体管其最小沟道长度l值越小，同时为保持栅极对沟道的控制，抑制短沟道效应，栅氧化层厚度越薄，可见当使用的工艺越先进时，晶体管的尺寸越小，晶体管栅极电容越小。
16.可选的，所述保护电路包括钳位子电路；所述钳位子电路的一端与所述功率放大模块的输出端连接，另一端与电源电压连接，用于将所述功率放大信号的电压钳位至预设电压；所述预设电压范围为0.7
‑
3v。
17.本方案中，通过钳位子电路可以将功率放大信号的电压钳位在预设电压范围内，以对功率放大器的输出信号进行限制，并通过电源通路在所述功率放大信号为直流信号时导通向输出晶体管提供电源电压，以保证功率放大器的正常工作，电源通路在所述功率放大信号为交流信号时关断以防止电源通路产生功率损耗。
18.可选的，所述钳位子电路包括至少一钳位二极管，所述钳位二极管的正极分别与所述输出晶体管的漏极和所述电感的一端连接，所述钳位二极管的负极分别与电源电压和所述电感的另一端连接。
19.可选的，所述驱动放大模块和所述功率放大模块构成一功率放大电路，当所述功率放大电路的数量为两个以上时，所述功率放大器还用于根据幅度调制信号控制每个所述驱动放大电路输出的功率放大信号的电压值，以实现对所述功率放大信号的幅度调制。
20.本方案，通过幅度调制信号可以控制各个功率放大模块输出的功率放大信号的值，进而完成对功率放大信号的幅度调制。
21.可选的，所述驱动放大模块包括至少一滤波电容、偏置电阻、第一pmos晶体管和第二nmos晶体管；所述滤波电容的一端用于获取所述输入信号，并与所述第一pmos晶体管和所述第二nmos晶体管的栅极连接，另一端与所述偏置电阻的一端连接、所述偏置电阻的另一端与所述第一pmos晶体管的漏极、所述第二nmos晶体管的漏极和所述输出晶体管的栅极
连接、所述第一pmos晶体管的源极连接电源电压、所述第二nmos晶体管的源极接地。
22.可选的，所述的功率放大器为极坐标功率放大器。
23.一种电子设备，包括上述中任意一项所述的功率放大器。
24.本发明的功率放大器，通过保护电路将功率放大信号的电压钳位至预设电压，可以防止输出的功率放大信号电压过高，功率放大器可以使用薄栅氧化层的晶体管对信号进行放大和输出，由于保护电路作用，薄栅氧化层的晶体管不会被击穿，提高了功率放大器的可靠性，由于薄栅氧化层的晶体管的电容较小，降低了功率放大器的功耗，提高了功率放大器的效率。
25.进一步，输出晶体管使用的是薄氧化层晶体管，栅极电容的电容值的范围为300ff
‑
500ff，薄氧化层晶体管的栅氧化层的厚度范围为1nm
‑
4nm，由于晶体管的尺寸较小，使得栅极电容值的较低，可以降低功率放大器的功耗损耗，提高了功率放大器的效率。
附图说明
26.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
27.图1为本发明一实施例的功率放大器的结构示意图；
28.图2为本发明一个实施例的功率放大模块的结构示意图；
29.图3为本发明一个实施例的功率放大电路的示意图；
30.图4为本发明一实施例的带保护电路的功率放大器的结构示意图；
31.图5为本发明一实施例的功率放大器输出的功率放大信号的波形图。
具体实施方式
32.下面结合附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术一部分实施例，而非全部实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
33.请参考图1，本发明一个实施例的功率放大器的结构示意图。
34.本实施例的功率放大器包括：驱动放大模块1、功率放大模块2和保护电路3。
35.驱动放大模块1，用于对输入信号pa_in进行驱动放大后输出驱动信号da_out。驱动放大模块1包括电流控制单元；所述电流控制单元，包括若干调整元件，调整元件包括：晶体管和开关元件，如mosfet(金属
‑
氧化物半导体场效应晶体管)、igbt(绝缘栅双极型晶体管)和bjt(双极结型晶体管)，在其他实施方式中也可以选择其他调整元件。调整元件的导通或关断可以调整驱动放大模块1的导通电流，该导通电流与驱动信号da_out的电压幅值成正比例关系或反比例关系，所以电流控制单元可以根据所述调整元件的导通或关断以调整所述驱动信号da_out的电压幅值。
36.功率放大模块2，连接至所述驱动放大模块1的输出端，用于对所述驱动信号da_out进行放大后输出功率放大信号pa_out。功率放大模块2包括：晶体管和开关元件，如
mosfet、igbt和bjt，在其他实施方式中也可以选择其他调整元件，通过调制元件对输出的信号进行功率放大。
37.请参考图2，本发明一个实施例的功率放大模块的结构示意图。
38.本实施例的功率放大模块2包括功率放大单元21和电源提供单元22。
39.功率放大单元21连接至驱动放大模块的输出端，用于对驱动放大信号da_out进行功率放大后输出功率放大信号pa_out；功率放大单元21包括若干调整元件，调整元件包括：晶体管和开关元件，如mosfet、igbt和bjt，在其他实施方式中也可以选择其他调整元件，通过调制元件对输出的信号进行功率放大。
40.电源提供单元22的一端与电源电压vcc连接，另一端与功率放大单元21连接，用于给功率放大单元21提供电源电压。电源提供单元22包括若干电感或电感与电容的组合电路。
41.在其他可选实施例中，驱动放大模块1和功率放大模块2构成功率放大电路，当功率放大电路的数量为两个以上时，每个功率放大电路中均包括有驱动放大模块1和功率放大模块2，所述功率放大器还用于根据幅度调制信号控制每个功率放大模块2输出的功率放大信号的电压值，以实现对所述功率放大信号的幅度调制。比如，当有一个功率放大电路时，第一个功率放大电路中功率放大模块输出的功率放大信号为pa_out，此时功率放大器输出的功率放大信号pa_out的值即为功率放大信号pa_out的值；当有两个功率放大电路时，第一个功率放大电路中功率放大模块输出第一功率放大信号，第二个功率放大电路中功率放大模块输出第二功率放大信号，功率放大器还用于根据幅度调制信号控制第一功率放大信号为和第二功率放大信号为的电压值，功率放大器输出的总功率放大信号的值等于第一功率放大信号和第二功率放大信号的叠加和；当功率放大电路的数量更多时，功率放大器输出的总功率放大信号的值为每个功率放大电路输出的对应功率信号的叠加和。功率放大器还用于根据幅度调制信号控制每个功率放大模块输出的对应功率信号的电压值以实现对功率放大器输出的功率放大信号的幅度调制。
42.由于各个功率放大电路的结构类似，现以一个功率放大电路进行示例性说明，其他功率放大电路与此类似，此处不再赘述。
43.请参考图3，本发明一个实施例的功率放大电路的示意图。
44.驱动放大模块1包括滤波电容c、偏置电阻r、第一pmos晶体管m1、第二nmos晶体管m2和第一开关sw1；功率放大单元21包括输出晶体管m3和第二开关sw2；电源提供单元22包括电感l。
45.滤波电容c的一端用于获取输入信号pa_in，并与第一pmos晶体管m1和第二nmos晶体管m2的栅极连接，另一端与偏置电阻r的一端连接、所述偏置电阻r的另一端与第一pmos晶体管m1的漏极和第二nmos晶体管m2的漏极连接，用于输出驱动信号da_out、第一pmos晶体管m1的源极通过第一开关sw1连接电源电压、第二nmos晶体管m2的源极接地。输出晶体管m3的栅极连接第一pmos晶体管m1和第二nmos晶体管m2的漏极，用于获取驱动信号da_out，输出晶体管m3的源极接地，漏极用于输出功率放大信号pa_out。电感l的一端连接电源电压vcc，另一端连接输出晶体管m3的漏极。输出晶体管m3的栅极和源极之间通过第二开关sw2相连接。第一开关sw1和第二开关sw2均受幅度调制信号acw<i>的控制，其中i为从1到n的整数，每一位幅度调制信号acw<i>对应一个功率放大电路，其中n为功率放大电路的数量。
46.图3中电路的工作原理如下：当幅度调制信号acw<i>＝0时，第一开关sw1关断，第二开关sw2导通，则驱动放大模块1被关断，输出晶体管m3的栅极接地，输出晶体管m3断开。当幅度调制信号acw<i>＝1时，第一开关sw1导通，第二开关sw2断开，第一pmos晶体管m1和第二nmos晶体管m2正常工作，对输入信号pa_in进行驱动放大，输出驱动信号da_out至输出晶体管m3，输出晶体管m3正常工作，输出功率放大信号pa_out。电感l在功率放大器输出的功率放大信号pa_out为交流信号时关断，并在功率放大器输出的功率放大信号pa_out为直流信号时导通，给输出晶体管m3提供电源电压vcc。滤波电容c用于导通pa_in的交流信号部分，阻断其直流信号，偏置电阻r用于给第一pmos晶体管m1和第二nmos晶体管m2提供偏置电压，保证第一pmos晶体管m1和第二nmos晶体管m2的正常工作，第二开关sw2用于在幅度调制信号acw<i>＝0时，将输出晶体管m3的栅极拉低，保证输出晶体管m3稳定断开，防止输出晶体管m3输出的信号出现波动。幅度调制信号acw<i>的值用于调整功率放大信号pa_out的输出值。由于功率放大器输出的总功率放大信号为所有功率放大信号pa_out的叠加和，所以，可以通过控制幅度调制信号acw<i>的值以实现对功率放大器输出的总功率放大信号的幅度调制。
47.下面为mos晶体管的饱和区沟道电流i
ds
的公式：
48.i
ds
∝
w/l
·
c
ox
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(1)
49.其中w是mos晶体管的沟道宽度，l是沟道长度，c
ox
是mos管栅氧化层的电容密度，符号
∝
表示正比例关系，由上述公式可以看出，mos晶体管的饱和区沟道电流i
ds
与mos管栅氧化层的电容密度c
ox
成正比例关系。
50.下面为mos晶体管的饱和区沟道电流i
ds
与功率的关系公式：
51.i
ds
∝
p
out
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(2)
52.其中，p
out
是功率放大器的输出功率，又由于mos晶体管的饱和区沟道电流i
ds
与功率放大器的输出功率p
out
成正比例关系，所以要使得功率放大器输出同样的功率，在其他条件不变的情况下，需要同样的mos晶体管的饱和区沟道电流i
ds
。比如，当功率放大器的输出晶体管m3使用薄氧化层晶体管时，mos晶体管的饱和区沟道电流为i
ds_thn
，输出第一功率p
out1
，当功率放大器的输出晶体管m3使用厚栅氧化层晶体管时，mos晶体管的饱和区沟道电流为i
ds_thk
，输出第二功率p
out2
，要保持第一功率p
out1
与第二功率p
out2
相等，则需要保持i
ds_thk
与i
ds_thn
相等，即：
53.w
thk
/l
thk
·
c
ox_thk
＝w
thn
/l
thn
·
c
ox_thn
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(3)
54.又由于mos晶体管的栅极电容c
gs
的公式：
55.c
gs
∝
w
·
l
·
c
ox
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(4)
56.由上述公式(4)可以得出：
57.c
gs_thn
/c
gs_thk
＝(l
thn
/l
thk
)2ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(5)
58.其中，thk代表输出晶体管m3使用厚栅氧化层晶体管，thn代表输出晶体管m3使用薄氧化层晶体管，c
gs_thn
为输出晶体管m3使用薄氧化层晶体管时的栅极电容，c
gs_thk
为输出晶体管m3使用厚栅氧化层晶体管时的栅极电容，l
thn
为输出晶体管m3使用薄氧化层晶体管时的沟道长度，l
thk
为输出晶体管m3使用厚栅氧化层晶体管时的沟道长度，栅极电容c
gs
指的是晶体管的栅极与衬底之间形成的电容。为了有效地抑制短沟道效应，并保持良好的阈值斜率，栅氧化层厚度要和沟道长度以同样的比例下降。所以，当沟道长度l减小时，栅氧化层
厚度也要同时减少，原因是：当电压降低后，栅极对沟道控制力变弱了，这时需要把栅氧化层变薄来维持控制力；另一个方面是对电流密度的追求，i
ds
∝
w/l
·
c
ox
，当电容密度增大时，同样的沟道宽长比能输出更大电流。本发明采用薄氧化层晶体管，相比厚氧化层晶体管，它的电容密度是增大的，之所以栅极电容变小，是因为保持导通电阻不变时，栅极的沟道面积w*l变小的比例大于电容密度增大的比例，比如，栅氧化层厚度降低一半，电容密度增大2倍，但是w与l各自降低一半后使得相乘后得到的沟道面积变为原来的四分之一，根据上述公式(4)可得出，栅极电容c
gs
最终降低为原来的一半，所以输出晶体管通过使用薄氧化层晶体管降低栅极电容值，以降低功率放大器的功耗损耗。
59.具体使用的薄氧化层晶体管的沟道宽度w等于435um，沟道长度l等于60nm，mos管栅氧化层的电容密度c
ox
等于3.9*8.85*10
‑
12
/2.63nm，计算得出输出晶体管m3的栅极电容c
gs
约为342ff。
60.由此可以比较在功率放大器输出相同功率时，输出晶体管m3使用薄氧化层晶体管时的沟道长度l
thn
小于输出晶体管m3使用厚栅氧化层晶体管时的沟道长度l
thk
，此时，输出晶体管m3使用薄氧化层晶体管时栅极电容c
gs_thn
小于输出晶体管m3使用厚栅氧化层晶体管时的栅极电容c
gs_thk
，可见，输出晶体管m3使用薄氧化层晶体管可以减少输出晶体管m3的栅极电容值。又由于功率放大器的功耗与输出晶体管m3的栅极电容成正比例关系，输出晶体管m3使用薄氧化层晶体管可以降低功率放大器的功耗，提高功率放大器的效率。
61.又由于，mos晶体管的大信号导通电阻r
ds
的公式为：
62.r
ds
∝
1/(w/l
·
c
ox
)
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
(6)
63.如果要求输出晶体管m3使用薄氧化层晶体管和输出晶体管m3使用厚栅氧化层晶体管功率放大器输出相同功率，则有，输出晶体管m3使用薄氧化层晶体管时的沟道长度l
thn
小于输出晶体管m3使用厚栅氧化层晶体管时的沟道长度l
thk
，此时，输出晶体管m3使用薄氧化层晶体管时导通电阻r
thn
小于输出晶体管m3使用厚栅氧化层晶体管时的r
thk
，所以功率放大器输出相同的功率时，并且要求栅极电容消耗的功率一样，输出晶体管m3采用薄氧化层晶体管时，导通电阻r
ds
更小，所消耗的功率也就更小。
64.以上分析可以得出结论：在功率放大器输出相同功率时，输出晶体管m3采用薄氧化层晶体管能够减小栅氧化层的电容所消耗的功率，或者减小导通电阻所消耗的功率，从而降低功率放大器的功耗，提高功率放大器的工作效率。在其他可选的实施例中，功率放大器为非线性功率放大器。
65.图3中，输出晶体管m3是一个薄氧化层pmos晶体管，输出晶体管m3的栅氧化层的厚度范围为1nm
‑
4nm，优选为2.63nm。输出晶体管m3的材料包括以下任意一种：氧化硅、氧化铬和氧化锆等，优选为氧化硅。输出晶体管m3的栅极电容值的范围为300ff
‑
500ff，优选为342ff。导通电阻r
ds
约为1.9欧姆。
66.现有技术中使用的厚栅氧化层晶体管由硅cmos工艺制成，厚栅极氧化层的材料是氧化硅，厚栅氧化层的厚度一般大于5nm，比如常见的厚栅氧化层的厚度为5.93nm，其栅氧化层的电容可以达到7.5pf(皮法)。本方案中的输出晶体管使用的是薄氧化层晶体管，薄氧化层晶体管同样由硅cmos工艺制成，栅极氧化层的材料同样也是氧化硅，但是栅氧化层的厚度范围为1nm
‑
4nm，栅极电容的电容值的范围为300ff
‑
500ff，由于晶体管尺寸较小，可以使得栅极电容值的较低，相比于现有技术中使用的厚栅氧化层晶体管，本方案使用薄氧化
层晶体管可以降低输出晶体管的栅极电容值，以降低功率放大器的功耗损耗，提高功率放大器的效率。
67.需要说明的是，工艺演进时，电压降低，为保持栅极对沟道的控制，抑制短沟道效应，氧化层厚度需要减小。当栅氧化层材料为氧化铬、氧化锆等高介电材料时，采用的栅氧化层厚度范围可在1
‑
2nm。
68.对于薄栅氧化层的晶体管而言，最大的问题是容易发生晶体管击穿。为了防止晶体管输出的电压出现较大波动出现损坏，所以需要增加保护电路。保护电路包括钳位子电路，钳位子电路的一端与功率放大模块的输出端连接，另一端与电源电压vcc连接，用于将功率放大信号的电压钳位至预设电压；所述预设电压范围为0.7
‑
3v。
69.请参看图4，本发明一实施例的带保护电路的功率放大器的结构示意图。
70.本实施例的功率放大器包括若干功率放大电路dpa，功率放大电路dpa用于对输入信号pa_in进行功率放大后输出功率放大信号pa_out，每个功率放大电路dpa根据幅度调制信号acw<i>对输出的功率放大信号pa_out的幅度进行调制。保护电路3包括一钳位二极管d，钳位二极管d的正极与输出晶体管的漏极连接，钳位二极管d的负极与电源电压vcc连接。钳位二极管d可以将功率放大信号pa_out钳位在预设电压范围内。预设电压范围为0.7
‑
3v(伏特)，优选为2.4v。通过保护电路3可以将功率放大信号pa_out的电压钳位在预设电压范围内，以对功率放大器的输出信号进行限制，提高了输出晶体管的可靠性，防止功率放大器出现损坏。并通过电源通路在所述功率放大信号为直流信号时导通向输出晶体管提供电源电压，以保证功率放大器的正常工作，电源通路在所述功率放大信号为交流信号时关断以防止电源通路产生功率损耗。
71.请参看图5，本发明一实施例的功率放大器输出的功率放大信号的波形图。
72.图5中，横坐标是时间，单位ns(纳秒)，纵坐标是电压，单位v(伏特)，波形4代表的是没有保护电路时功率放大信号的波形图，可见，没有保护电路时，功率放大器输出的功率放大信号的峰值要大于3v，约为3.6v。波形5代表的是有保护电路时功率放大信号的波形图，可见，有保护电路时，功率放大器输出的功率放大信号的峰值要小于3v，约为2.4v。可见，通过增加保护电路可见将功率放大器输出的功率放大信号钳位在2.4v左右，提高了输出晶体管的可靠性。
73.本发明的实施例，还提供一种包括上述的功率放大器的电子设备，例如手机、平板电脑、功放等。通过上述功率放大器，能够降低所述电子设备功耗，提高功率放大器的效率。
74.以上所述仅为本技术的实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。