电子装置、数据处理装置及电子设备的制作方法

本实用新型涉及电源管理技术领域，尤其涉及一种电子装置、数据处理装置及电子设备。

背景技术：

电子装置通常用于半导体电路中以将一个电压域中的信号电平转换成另一域中的不同电压电平。目前，相关技术中的电子装置通常利用双电源进行电平转换，在其中一个电源由于某些原因停止工作的情况下，相关技术中的电子装置无法稳定的工作，输出信号不稳定，导致根据输出信号进行动作的后级电路出现流过贯通电流的问题，并且，相关技术中的电子装置在实现其功能时，存在功耗较高的问题。

技术实现要素：

有鉴于此，本实用新型提出了一种电子装置、数据处理装置及电子设备，以解决在其中一个电源由于某些原因停止工作的情况下，电子装置无法稳定的工作，输出信号不稳定的问题。

根据本实用新型的一个方面，提出了一种电子装置，所述装置包括第一nmos晶体管、第二nmos晶体管、第一pmos晶体管、第二pmos晶体管及电压保持单元，所述电子装置用于将属于第一电压范围的输入信号转换为属于第二电压范围的输出信号，其中，

所述第一nmos晶体管的栅极用于接收输入信号，所述第一nmos晶体管的漏极电连接于所述第一pmos晶体管的漏极，所述第一nmos晶体管的源极接地，

所述第二nmos晶体管的栅极用于接收所述输入信号的反相信号，所述第二nmos晶体管的漏极电连接于所述第二pmos晶体管的漏极，所述第二nmos晶体管的源极接地，

所述第一pmos晶体管的源极电连接于所述电压保持单元的第一端，所述电压保持单元的第一端的电压信号为所述输出信号的反相信号；

所述第二pmos晶体管的源极电连接于所述电压保持单元的第二端，用于输出所述输出信号，

所述电压保持单元的第一电源端用于输入第一电源电压，所述第一pmos晶体管的栅极、所述第二pmos晶体管的栅极及所述电压保持单元的第二电源端用于输入第二电源电压，其中，当产生所述输入信号的第三电源电压在维持一段时间消失时，所述电压保持单元用于维持所述输出信号的电位及所述输出信号的反相信号的电位。

在一种可能的实施方式中，所述装置还包括第一反相器，所述第一反相器的输入端电连接于所述第一nmos晶体管的栅极，所述第一反相器的输出端电连接于所述第二nmos晶体管的栅极，所述第一反相器的电源端用于输入所述第三电源电压，所述第一反相器的接地端接地，

其中，所述第一反相器用于将所述输入信号进行反向处理，输出所述输入信号的反相信号。

在一种可能的实施方式中，所述电压保持单元包括第二反相器及第三反相器，其中，所述第二反相器及所述第三反相器交叉耦合。

在一种可能的实施方式中，所述第二反相器包括第三nmos晶体管和第三pmos晶体管，所述第三反相器包括第四nmos晶体管和第四pmos晶体管，其中：

所述第三nmos晶体管的漏极电连接于所述第三pmos晶体管的漏极、所述第四nmos晶体管的栅极、所述第四pmos晶体管的栅极及所述第一pmos晶体管的源极，用于产生所述输出信号的反相信号，

所述第三nmos晶体管的栅极电连接于所述第三pmos晶体管的栅极、所述第四nmos晶体管的漏极、所述第四pmos晶体管的漏极及所述第二pmos晶体管的源极，用于产生所述输出信号，

所述第三nmos晶体管的源极电连接于所述第四nmos晶体管的源极、所述第一pmos晶体管的栅极及所述第二pmos晶体管的栅极，用于接收所述第二电源电压，

所述第三pmos晶体管的源极电连接于所述第四pmos晶体管的源极，用于接收所述第一电源电压。

在一种可能的实施方式中，所述第一电源电压的电压高于所述第二电源电压的电压，所述第二电源电压的电压高于所述第三电源电压的电压。

在一种可能的实施方式中，所述第一nmos晶体管、所述第二nmos晶体管、所述第一pmos晶体管、所述第二pmos晶体管的源漏通道能够承受所述第一电源电压。

在一种可能的实施方式中，所述第三pmos晶体管、所述第四pmos晶体管的源漏通道能够承受所述第一电源电压与所述第二电源电压之间的电压。

根据本实用新型的另一个方面，提出了一种数据处理装置，所述数据处理装置包括所述的电子装置。

根据本实用新型的另一个方面，提出了一种电子设备，所述电子设备包括所述的数据处理装置。

在一种可能的实施方式中，所述电子设备包括便携式计算机、智能手持电子设备。

本实用新型实施例提出的电子装置，当产生所述输入信号的第三电源电压在维持一段时间消失时，可以维持第一端的所述输出信号的反相信号的电位，并维持第二端的输出信号的电位，使得在其中一个电源停止工作时，保持输出信号的稳定，且，利用减少一个电源进行工作，可以降低功耗。

根据下面参考附图对示例性实施例的详细说明，本实用新型的其它特征及方面将变得清楚。

附图说明

包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本实用新型的示例性实施例、特征和方面，并且用于解释本实用新型的原理。

图1示出了根据本实用新型一实施例的电子装置的示意图。

图2示出了根据本实用新型一实施例的电子装置工作的效果示意图。

图3示出了根据本实用新型一实施例的电子装置的示意图。

具体实施方式

以下将参考附图详细说明本实用新型的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。

本实用新型中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。

另外，为了更好的说明本实用新型，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本实用新型同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本实用新型的主旨。

请参阅图1，图1示出了根据本实用新型一实施例的电子装置的示意图。

如图1所示，所述装置包括第一nmos(n-metal-oxide-semiconductor，n型金属-氧化物-半导体)晶体管110、第二nmos晶体管112、第一pmos(p-metal-oxide-semiconductor，p型金属-氧化物-半导体)晶体管110a、第二pmos晶体管112a及电压保持单元120，所述电子装置用于将属于第一电压范围的输入信号a转换为属于第二电压范围的输出信号y，其中，

所述第一nmos晶体管110的栅极用于接收输入信号a，所述第一nmos晶体管110的漏极电连接于所述第一pmos晶体管110a的漏极，所述第一nmos晶体管110的源极接地，

所述第二nmos晶体管112的栅极用于接收所述输入信号的反相信号yb，所述第二nmos晶体管112的漏极电连接于所述第二pmos晶体管112a的漏极，所述第二nmos晶体管112的源极接地，

所述第一pmos晶体管110a的源极电连接于所述电压保持单元120的第一端，所述电压保持单元120的第一端的电压信号为所述输出信号的反相信号yb；

所述第二pmos晶体管112a的源极电连接于所述电压保持单元的第二端，用于输出所述输出信号y，

所述电压保持单元120的第一电源端用于输入第一电源电压vddh，所述第一pmos晶体管110a的栅极、所述第二pmos晶体管112a的栅极及所述电压保持单元120的第二电源端用于输入第二电源电压vssh，其中，当产生所述输入信号a的第三电源电压在维持一段时间消失时，所述电压保持单元120用于维持所述输出信号y的电位及所述输出信号的反相信号yb的电位。

本实用新型实施例提出的电子装置，当产生所述输入信号的第三电源电压在维持一段时间消失时，可以维持第一端的所述输出信号的反相信号的电位，并维持第二端的输出信号的电位，使得在其中一个电源停止工作时，保持输出信号的稳定，且，利用减少一个电源进行工作，可以降低功耗。

本实用新型实施例的电子装置可以应用于数据处理装置中，数据处理装置可以应用于电子设备中。数据处理装置可以对输入数据进行处理，例如进行数据暂存、移位、运算等，其中，所述电子设备例如可以包括手机、音箱、智能穿戴设备、数码相机、mp3、mp4、路由器、电子书、交换机、宽带猫、psp、ps3、nds、xbox、u盘、数码卫星接收器等数码产品，也可以包括计算机主板、打印机的bios、显卡的bios、鼠标、显示器、光驱、硬盘、键盘、gps终端、精密的电子仪器(比如核磁共振仪)等等。在一个示例中，第一电压范围可以是第二电源电压与地电压形成的电压范围，第二电压范围可以是第一电源电压与地电压形成的范围。

在一个示例中，电子装置可以为电平移位器(levelshifter)。

在一种可能的实施方式中，所述第一电源电压的电压可以高于所述第二电源电压的电压，第一电源电压的电压高于输入信号a的逻辑1电位。

请一并参阅图2，图2示出了根据本实用新型一实施例的电子装置工作的效果示意图。

根据本实用新型实施例的电子装置，如图2所示，当第三电源电压vddl维持一段时间掉电时，虽然输入信号a的电平也从高电平降低为低电平，然而，由于电压保持单元的作用，输出信号y依然保持在高电平，维持了电路的正常稳定输出。

在一个示例中，假设输入信号a在第三电源电压vddl的维持下为逻辑1电位(高电平)，此时，输入信号a的反相信号ab为逻辑0电位(低电平)，第一nmos晶体管110在输入信号a维持逻辑1电位的时间段内经由导通的第一pmos晶体管110a将输出信号的反相信号yb拉低，且第二nmos晶体管112在这段时间内断开，呈现为高阻状态，因此，输出信号y为高电平。

在一个示例中，当用以产生输入信号a的第三电压电源vddl在输入信号a呈现逻辑1电位一段时间后消失，输入信号a的电位会逐渐下降到参考地电压，第一nmos晶体管110会在该段时间呈现高阻状态，并且，输入信号a的反向信号也同时失效，导致第二nmos晶体管112的源漏通道也呈现为高阻状态，因此电压保持单元120的输出信号y和反相输出信号yb仍分别维持在高电位(接近第一电源电压vddh)和低电位(接近第二电源电压vssh)。亦即，电子装置允许用以产生输入信号a的第三电压电源vddl只维持一段短时间即可确保逻辑状态的有效传递及保持，从而降低整体电路的功耗。

在一个示例中，假设输入信号a在第三电源电压的维持下为逻辑0电位(低电平)，此时，输入信号a的反相信号ab为逻辑1电位(高电平)，第一nmos晶体管110在输入信号a维持逻辑0电位的时间段内位高阻状态，将使得输出信号的反相信号yb为高电平，且第二nmos晶体管112在这段时间内导通以将输出信号y拉低，输出信号y为低电平。

在一个示例中，当用以产生输入信号a的第三电压电源vddl在输入信号a呈现逻辑0电位一段时间后消失，第一nmos晶体管110、第二nmso晶体管112会在该段时间呈现高阻状态，致使电压保持单元120的输出信号y和反相输出信号yb仍分别维持在低电位(接近第二电源电压vssh)和高电位(接近第一电源电压vddh)。亦即，电子装置允许用以产生输入信号a的第三电压电源只维持一段短时间即可确保逻辑状态的有效传递及保持，从而降低整体电路的功耗。

在一种可能的实施方式中，所述第一nmos晶体管110、所述第二nmos晶体管112、所述第一pmos晶体管110a、所述第二pmos晶体管112a的源漏通道能够承受所述第一电源电压vddh。

在一个示例中，在选择所述第一nmos晶体管110、所述第二nmos晶体管112、所述第一pmos晶体管110a、所述第二pmos晶体管112a的器件时，可以根据以上标准进行选择，本实用新型实施例通过选择能够承受所述第一电源电压vddh的所述第一nmos晶体管110、所述第二nmos晶体管112、所述第一pmos晶体管110a、所述第二pmos晶体管112a，可以使得电子装置更加高效、稳定的工作。

在一种可能的实施方式中，所述第一电源电压vddh的电压可以高于所述第二电源电压vssh的电压，所述第二电源电压vssh的电压高于所述第三电源电压vddl的电压。

在一个示例中，电压保持单元120可以偏压于所述第一电源电压vddh与所述第二电源电压vssh之间。

请参阅图3，图3示出了根据本实用新型一实施例的电子装置的示意图。

在一种可能的实施方式中，如图3所示，所述装置还可以包括第一反相器111，所述第一反相器111的输入端电连接于所述第一nmos晶体管110的栅极，所述第一反相器111的输出端电连接于所述第二nmos晶体管112的栅极，所述第一反相器111的电源端用于输入所述第三电源电压vddl，所述第一反相器111的接地端接地，

其中，所述第一反相器111用于将所述输入信号a进行反向处理，输出所述输入信号的反相信号ab。

在本示例中，输入信号a的反相信号ab可以由第一反相器111产生，输入信号a的电位可以由第三电源电压vddl维持。

当然，在其他的实施方式中，本实用新型实施例还可以包括信号产生单元，在第三电源电压vddl的作用下，产生输入信号a及其反相信号ab，即，输入信号的反相信号ab的产生也可以不依赖于第一反相器111，而由信号产生单元直接产生，即输入信号a及其反相信号ab是独立产生的信号。

当然，以上对输入信号a及其反相信号ab产生方式的描述是示例性的，在其他的实施例中，本领域技术人员还可以采用其他方式实现，对此本实用新型实施例不做限定。

下面对电压保持单元120的可能实现方式进行示例性介绍。

在一种可能的实施方式中，电压保持单元120可以通过硬件电路实现。

在一种可能的实施方式中，所述电压保持单元120可以包括第二反相器及第三反相器，其中，所述第二反相器及所述第三反相器交叉耦合。

本实用新型实施例通过将第一反相器和第二反相器交叉耦合，可以实现电压保持单元的电位保持功能。

在一种可能的实施方式中，如图3所示，所述第二反相器可以包括第三nmos晶体管121a和第三pmos晶体管122a，所述第三反相器可以包括第四nmos晶体管121b和第四pmos晶体管122b。：

所述第三nmos晶体管121a的漏极电连接于所述第三pmos晶体管122a的漏极、所述第四nmos晶体管的栅极121b、所述第四pmos晶体管122b的栅极及所述第一pmos晶体管110a的源极，用于产生所述输出信号的反相信号yb，

所述第三nmos晶体管121a的栅极电连接于所述第三pmos晶体管122a的栅极、所述第四nmos晶体管121b的漏极、所述第四pmos晶体管122b的漏极及所述第二pmos晶体管112a的源极，用于产生所述输出信号y，

所述第三nmos晶体管121a的源极电连接于所述第四nmos晶体管121b的源极、所述第一pmos晶体管110a的栅极及所述第二pmos晶体管112a的栅极，用于接收所述第二电源电压vssh，

所述第三pmos晶体管122a的源极电连接于所述第四pmos晶体管121b的源极，用于接收所述第一电源电压vddh。

在一种可能的实施方式中，所述第三pmos晶体管122a、所述第四pmos晶体管122b的源漏通道能够承受所述第一电源电压vddh与所述第二电源电压vssh之间的电压。

通过以上电子装置，本实用新型实施例可在低电压的第三电源电压消失后仅利用高电压的第一电源电压的偏压即可有效维持输出信号的逻辑状态，一方面可以维持电路稳定，另一方面，允许低电压电源不须常态输出电压，以进一步节省功耗。

以上已经描述了本实用新型的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。