具有垂直晶体管的存储器器件及其形成方法与流程

背景技术：

1、本公开涉及存储器器件及其制造方法。

2、通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储器单元缩小到更小的尺寸。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，用于平面存储器单元的存储器密度接近上限。

3、三维(3d)存储器架构可以解决平面存储器单元中的密度限制。3d存储器架构包括存储器阵列和用于促进存储器阵列的操作的外围电路。

技术实现思路

1、在一个方面中，一种存储器器件包括垂直晶体管、存储单元和位线。垂直晶体管包括在第一方向上延伸的半导体主体。半导体主体包括掺杂的源极、掺杂的漏极和沟道部分。存储单元耦合到第一端子。第一端子是源极和漏极中的一者。位线在垂直于第一方向的第二方向上延伸并且与第二端子接触。第二端子是源极和漏极中的另一者，第二端子形成在半导体主体的突出部的所有侧面上。位线通过第二端子与半导体主体的沟道部分分离。

2、在另一方面中，一种存储器系统包括被配置为存储数据的存储器器件以及耦合到存储器器件的存储器控制器。存储器器件包括垂直晶体管、存储单元和位线。垂直晶体管包括在第一方向上延伸的半导体主体。半导体主体包括掺杂的源极、掺杂的漏极和沟道部分。存储单元耦合到第一端子。第一端子是源极和漏极中的一者。位线在垂直于第一方向的第二方向上延伸并且与第二端子接触。第二端子是源极和漏极中的另一者，第二端子形成在半导体主体的突出部的所有侧面上。位线通过第二端子与半导体主体的沟道部分分离。存储器控制器被配置为通过位线控制垂直晶体管和存储单元。

3、在又一方面中，公开了一种用于形成存储器器件的方法。形成从衬底的第一侧垂直延伸并且被栅极电介质围绕的半导体主体。从衬底的与第一侧相对的第二侧去除衬底，以暴露半导体主体的第一端部和栅极电介质。去除栅极电介质的部分，以暴露半导体主体的部分。对半导体主体的暴露的部分的侧壁和顶部进行掺杂。去除半导体主体的暴露的部分的掺杂的顶部。

技术特征：

1.一种存储器器件，包括：

2.根据权利要求1所述的存储器器件，其中，所述位线在平面图中完全地包围所述半导体主体的所述突出部。

3.根据权利要求1所述的存储器器件，其中

4.根据权利要求1-3中的任何一项所述的存储器器件，还包括耦合到所述半导体主体的所述沟道部分的主体线。

5.根据权利要求4所述的存储器器件，其中，所述主体线和所述存储单元耦合到所述垂直晶体管在所述第一方向上的相对端部。

6.根据权利要求4或5所述的存储器器件，其中，所述位线在所述第一方向上在所述存储单元与所述主体线之间。

7.根据权利要求4-6中的任何一项所述的存储器器件，其中，所述主体线包括与所述半导体主体的所述沟道部分接触的多晶硅层以及与所述多晶硅层接触的金属层。

8.根据权利要求1-7中的任何一项所述的存储器器件，其中，所述半导体主体包括单晶硅，并且所述沟道部分包括未掺杂的单晶硅或者具有与所述源极和所述漏极不同类型的掺杂剂的掺杂的单晶硅。

9.根据权利要求1-8中的任何一项所述的存储器器件，还包括在垂直于所述第一方向和所述第二方向的第三方向上延伸的字线，

10.根据权利要求9所述的存储器器件，其中，所述栅极结构包括与所述半导体主体的所述突出部分离的栅极电介质。

11.根据权利要求1-10中的任何一项所述的存储器器件，其中，所述垂直晶体管和所述存储单元形成动态随机存取存储器(dram)单元、相变存储器(pcm)单元或者铁电ram(fram)单元。

12.一种存储器系统，包括：

13.一种用于形成存储器器件的方法，包括：

14.根据权利要求13所述的方法，还包括：

15.根据权利要求14所述的方法，其中，形成所述主体线包括：

16.根据权利要求13-15中的任何一项所述的方法，还包括在去除所述衬底之前，对所述半导体主体的与所述第一端部相对的第二端部进行掺杂。

17.根据权利要求16所述的方法，还包括在去除所述衬底之前，在所述半导体主体的所掺杂的第二端部上形成存储单元。

18.根据权利要求17所述的方法，其中，形成所述存储单元包括：

19.根据权利要求13-18中的任何一项所述的方法，其中，形成所述半导体主体包括：

20.根据权利要求19所述的方法，其中，去除所述衬底包括从所述衬底的所述第二侧对所述衬底进行抛光，直至被所述牺牲层停止。

21.根据权利要求19或20所述的方法，其中，去除所述半导体主体的所暴露部分的所掺杂的顶部包括：

技术总结
在某些方面中，一种存储器器件包括垂直晶体管、存储单元和位线。垂直晶体管包括在第一方向上延伸的半导体主体。半导体主体包括掺杂的源极、掺杂的漏极和沟道部分。存储单元耦合到第一端子。第一端子是源极和漏极中的一者。位线在垂直于第一方向的第二方向上延伸并且与第二端子接触。第二端子是源极和漏极中的另一者，第二端子形成在半导体主体的突出部的所有侧面上。位线通过第二端子与半导体主体的沟道部分分离。

技术研发人员：杨涛,赵冬雪,杨远程,夏志良,霍宗亮
受保护的技术使用者：长江存储科技有限责任公司
技术研发日：
技术公布日：2024/1/14