一种高压集成电路的制作方法

1.本发明涉及半导体功率器件技术领域，尤其涉及一种高压集成电路。


背景技术：

2.高压集成电路，即hvic，是一种把mcu信号转换成驱动igbt信号的集成电路产品。hvic把pmos管、nmos管、三极管、二极管、稳压管、电阻、电容集成在一起，形成组合电路。hvic一方面接收mcu的控制信号，驱动后续igbt或mos工作，另一方面将系统的状态检测信号送回mcu，是ipm内部的关键芯片。
3.目前市场主流的高压驱动hvic，每一路高侧驱动均使用两个dmos管进行低、高压驱动信号的转换，采用两个dmos管组成的驱动电路，在工作时，两个dmos管容易产生相互干扰，同时，多个dmos管会增加模块设计的占用面积，不利于模块的小型化。


技术实现要素：

4.本发明的目的在于提出一种高压集成电路，通过采用单dmos驱动电路减少电路中dmos管之间的相互干扰，同时减少设计空间。
5.为达此目的，本发明采用以下技术方案：一种高压集成电路，包括施密特电路、滤波器、电平转换电路、双脉冲发生器、单dmos驱动电路和输出电路；所述施密特电路的输入端与输入信号电连接，所述施密特电路的输出端与所述滤波器的输入端电连接，所述滤波器的输出端与所述电平转换电路的输入端电连接，所述电平转换电路的输出端与所述双脉冲发生器的输入端电连接，所述双脉冲发生器的输出端与所述单dmos驱动电路的输入端电连接，所述单dmos驱动电路的输出端与所述输出电路电连接；所述单dmos驱动电路用于将来自所述双脉冲发生器的两路脉冲信号进行合并和分频。
6.优选的，所述单dmos驱动电路包括或门、第一dmos管q1、非门、二分频电路和电阻r1；所述或门的输入端与所述双脉冲发生器的输出端电连接，所述或门的输出端与所述第一dmos管q1的栅极电连接，所述第一dmos管q1的源极接地，所述第一dmos管q1的漏极与所述非门的输入端以及所述电阻r1的一端电连接，所述电阻r1的另一端与所述输出电路电连接，所述非门的输出端与所述二分频电路的输入端电连接，所述二分频电路的输出端与所述输出电路的输入端电连接。
7.优选的，还包括静电释放电路，所述静电释放电路的一端与所述非门的输入端电连接，所述静电释放电路的另一端接地。
8.优选的，所述静电释放电路包括稳压二极管d1，所述稳压二极管d1的负极端与所述非门的输入端电连接，所述稳压二极管d1的正极端接地。
9.优选的，所述静电释放电路包括mos管q4，所述mos管q4的漏极与所述非门的输入端电连接，所述mos管q4的源极和栅极接地。
10.优选的，所述输出电路包括mos管q2、mos管q3、电阻r2和电阻r3；所述mos管q2的栅极和所述mos管q3的栅极均与所述二分频电路的输出端电连接，所述mos管q2的漏极与电阻
r1的另一端电连接，并作为模块输出端vb；所述mos管q2的源极与电阻r2的一端电连接，所述电阻r2的另一端与电阻r3的一端电连接，并作为模块输出端ho；所述mos管q3的漏极与电阻r3的另一端电连接，所述mos管q3的源极作为输出端vs。
11.本发明的一个技术方案的有益效果：单dmos驱动电路采用单个dmos管完成驱动信号的转换，替代原有的两个dmos管进行高、低压驱动信号的转换，不会存在两个dmos管之间的相互干扰，采用单个dmos管能够减少高、低压过渡区的电路设计面积，减少了高压dmos管在高频工作时产生的干扰问题。相对于现有的两个dmos管电路，单个dmos管减少了受高压脉冲时，削减了高压区的静电释放能力，具有更高的可靠性。
附图说明
12.图1是本发明一个实施例的电路连接示意图；
13.图2是本发明实施例1的静电释放电路的连接示意图；
14.图3是本发明实施例2的静电释放电路的连接示意图。
15.其中：施密特电路1、滤波器2、电平转换电路3、双脉冲发生器4、单dmos驱动电路5、或门51、非门52、二分频电路53、静电释放电路54、输出电路6。
具体实施方式
16.下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
17.下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
18.在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
19.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
20.实施例1
21.参阅图1和图2所示，一种高压集成电路，包括施密特电路1、滤波器2、电平转换电路3、双脉冲发生器4、单dmos驱动电路5和输出电路6；所述施密特电路1的输入端与输入信号电连接，所述施密特电路1的输出端与所述滤波器2的输入端电连接，所述滤波器2的输出端与所述电平转换电路3的输入端电连接，所述电平转换电路3的输出端与所述双脉冲发生器4的输入端电连接，所述双脉冲发生器4的输出端与所述单dmos驱动电路5的输入端电连接，所述单dmos驱动电路5的输出端与所述输出电路6电连接；所述单dmos驱动电路5用于将来自所述双脉冲发生器4的两路脉冲信号进行合并和分频。
22.单dmos驱动电路5采用单个dmos管完成驱动信号的转换，替代原有的两个dmos管进行高、低压驱动信号的转换，不会存在两个dmos管之间的相互干扰，采用单个dmos管能够减少高、低压过渡区的电路设计面积，减少了高压dmos管在高频工作时产生的干扰问题。相对于现有的两个dmos管电路，单个dmos管减少了受高压脉冲时，削减了高压区的静电释放
能力，具有更高的可靠性。
23.优选的，所述单dmos驱动电路5包括或门51、第一dmos管q1、非门52、二分频电路53和电阻r1；所述或门51的输入端与所述双脉冲发生器4的输出端电连接，所述或门51的输出端与所述第一dmos管q1的栅极电连接，所述第一dmos管q1的源极接地，所述第一dmos管q1的漏极与所述非门52的输入端以及所述电阻r1的一端电连接，所述电阻r1的另一端与所述输出电路6电连接，所述非门52的输出端与所述二分频电路53的输入端电连接，所述二分频电路53的输出端与所述输出电路6的输入端电连接。
24.采用这种结构，双脉冲发生器4的输入端接收高电平信号后，双脉冲发生器4检测到信号的上升和下降沿，双脉冲发生器4从两个输出端输出两路几倍纳秒的高脉冲信号a1和b1，当两个输出端输出两路高脉冲信号a1和b1中的其中任意一个为高电平时，或门51输出高电平信号g1，或门51输出的高电平信号g1驱动第一dmos管q1的导通和关闭，非门52的输入端用于检测第一dmos管q1的漏极的电压，非门52的输出端输出与高电平信号g1相同脉宽和极性的脉冲信号，二分频电路53的输入端检测到非门52输出的脉冲信号，二分频电路53的输出端输出脉冲信号，该脉冲信号频率为非门52输出的脉冲信号频率的二分之一，从而完成低压区脉冲信号向高压区传送的功能。采用上述电路，使用单个dmos管作为驱动电路，开关频率是传统双dmos管驱动电路的两倍，通过二分频电路53进行分频，得到与传统双dmos一致的输出信号。
25.具体地，还包括静电释放电路54，所述静电释放电路54的一端与所述非门52的输入端电连接，所述静电释放电路54的另一端接地。
26.同时，所述静电释放电路54包括稳压二极管d1，所述稳压二极管d1的负极端与所述非门52的输入端电连接，所述稳压二极管d1的正极端接地。
27.本实施例中，在第一dmos管q1处并联稳压二极管d1作为静电释放电路54，起到静电释放保护作用，比传统的驱动电路具有更佳的可靠性。
28.优选的，所述输出电路6包括mos管q2、mos管q3、电阻r2和电阻r3；所述mos管q2的栅极和所述mos管q3的栅极均与所述二分频电路53的输出端电连接，所述mos管q2的漏极与电阻r1的另一端电连接，并作为模块输出端vb；所述mos管q2的源极与电阻r2的一端电连接，所述电阻r2的另一端与电阻r3的一端电连接，并作为模块输出端ho；所述mos管q3的漏极与电阻r3的另一端电连接，所述mos管q3的源极作为输出端vs。
29.实施例2
30.参阅图3所示，本实施的结构与实施例1的结构基本相同，其不同之处在于：所述静电释放电路54包括mos管q4，所述mos管q4的漏极与所述非门52的输入端电连接，所述mos管q4的源极和栅极接地。
31.本实施例中，在第一dmos管q1处并联mos管q4作为静电释放电路54，起到静电释放保护作用，比传统的驱动电路具有更佳的可靠性。
32.在本说明书的描述中，参考术语“实施例”、“示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
33.以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的
原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。