技术特征：
1.一种基于门控的低抖动时钟分频电路，其特征在于，包括：分频控制逻辑单元、分频系数预判逻辑单元、数字倍频器、时钟切换电路和时钟门控单元；所述分频控制逻辑单元具有四路信号控制端，其中，第一路信号控制端和第二路信号控制端分别加载外部的分频系数分母控制信号和分频系数分子控制信号；所述分频系数预判逻辑单元的输出端作为所述分频控制逻辑单元的第三路信号控制端加载到所述分频控制逻辑单元；所述分频系数预判逻辑单元具有一路切换控制端，所述切换控制端耦接时钟切换电路，且所述分频系数预判逻辑单元通过切换控制逻辑控制所述时钟切换电路的输入；所述分频系数预判逻辑单元具有一路使能控制端，所述使能控制端耦接数字倍频器；所述时钟切换电路的一路输入耦接数字倍频器，另一路输入加载外部的输入时钟信号clk，且所述输入时钟信号clk还加载到数字倍频器和分频系数预判逻辑单元；所述时钟切换电路的输出端分别耦接时钟门控单元和分频控制逻辑单元，且时钟门控单元输出分频后的时钟信号clk_out。2.根据权利要求1所述的基于门控的低抖动时钟分频电路，其特征在于：所述分频系数分母控制信号和分频系数分子控制信号分别加载到分频系数预判逻辑单元，所述分频系数预判逻辑单元通过加载的分频系数分母控制信号和分频系数分子控制信号的分频系数，采用输入时钟信号clk分频时，判断输出时钟的抖动。3.根据权利要求1所述的基于门控的低抖动时钟分频电路，其特征在于：所述分频系数预判逻辑单元使能控制数字倍频器的状态为关闭或打开；当所述分频系数预判逻辑单元使能打开数字倍频器时，所述时钟切换电路输出倍频时钟信号；当所述分频系数预判逻辑单元使能关闭数字倍频器时，所述时钟切换电路输出原始输入时钟信号clk。4.根据权利要求1或3所述的基于门控的低抖动时钟分频电路，其特征在于：所述分频控制逻辑单元使用所述倍频时钟信号分频后，所述时钟门控单元输出时钟的抖动为半个原始输入时钟周期。5.根据权利要求1所述的基于门控的低抖动时钟分频电路，其特征在于：所述时钟切换电路的输出端耦接分频控制逻辑单元时，所述输出端作为分频控制逻辑单元的第四路信号控制端，将所述时钟切换电路输出的时钟信号clk或倍频时钟信号传输给分频控制逻辑单元。6.根据权利要求3所述的基于门控的低抖动时钟分频电路，其特征在于：当数字倍频器打开后，时钟切换电路实现从输入时钟信号clk到倍频时钟信号的无毛刺切换。7.一种基于门控的低抖动时钟分频电路的控制方法，其特征在于，所述方法包括如下步骤：分频系数预判逻辑单元通过分别加载分频系数分母控制信号和分频系数分子控制信号，首先预判加载的分频系数用输入时钟信号clk进行分频时，输出时钟的抖动是否会增加；当分频系数预判逻辑单元判断使用所述输入时钟信号clk分频不会增加分频输出时钟抖动时，使能关闭数字倍频器，使用所述输入时钟信号clk进行分频，通过时钟门控单元输
出时钟信号clk_out；当分频系数预判逻辑单元判断使用所述输入时钟信号clk分频会增加分频输出时钟抖动时，使能打开数字倍频器，通过时钟切换电路输出倍频时钟信号；分频控制逻辑单元使用倍频时钟信号分频时，使得时钟门控单元输出时钟的抖动为半个原始输入时钟周期。
技术总结
本发明公开了一种基于门控的低抖动时钟分频电路及控制方法，其中，所述控制方法的步骤包括：分频系数预判逻辑单元通过分别加载分频系数分母控制信号和分频系数分子控制信号，首先预判加载的分频系数用原始输入时钟clk进行分频时，输出时钟的抖动是否会增加：当预判逻辑单元判断使用原始时钟分频不会增加分频输出时钟抖动时，不使能倍频器，使用原始输入时钟进行分频；当预判逻辑单元判断使用原始输入时钟分频会增加分频输出时钟抖动时，使能打开倍频器，使用倍频时钟信号进行分频；本发明通过预判逻辑动态打开或关闭倍频器,可以减小倍频输出时钟的抖动，实现了对分数或者小数的时钟分频，减少了分频输出时钟上的抖动。减少了分频输出时钟上的抖动。减少了分频输出时钟上的抖动。
技术研发人员：潘明方 熊海峰
受保护的技术使用者：上海泰矽微电子有限公司
技术研发日：2022.06.02
技术公布日：2022/7/8