比较器及多频振荡器的制作方法

1.本发明是关于集成电路领域，特别是关于一种比较器及多频振荡器。


背景技术：

2.当芯片上需要多个不同的时钟频率，通常有多种方法去实现，如使用多个振荡器或者一个锁相环，来产生多个频率；或者先产生一个很高频率的时钟信号，然后通过除法器得到需要的多个不同频率。
3.为减小张弛振荡器的振荡频率的温度漂移，通常设计张弛振荡器的周期（）与rc时间常数相关。张弛振荡器的振荡周期除了rc时间常数外，还包含了电压比较器的输出翻转延迟时间。尤其是在振荡频率（即）越高，即振荡周期越短的情况下，相同的比较器的输出翻转延迟时间所占振荡周期的比例（）也就越大。当振荡器的频率高（即周期短）时，比较器的输出翻转延迟时间的占比就不能忽略。
4.数控振荡器在不同的选择频率工作时，占比通常也不同。占比随频率的变化，是成为振荡器未校准频点的频率系统性误差（systematic error）的主要来源。因此在这种情况下，振荡器的振荡频率会越来越偏离与充电电流的正比例关系。当需要每个振荡频率都精确时，就必须对不同的振荡频率都单独进行校准；或者将比较器的输出翻转延迟时间设计得足够小，以便消除未校准频点的频率系统性误差的最大来源。前者校准每个频率，增加了频率校准电路的复杂度和芯片测试中频率校准的成本；后者减少输出翻转延迟时间，则需要显著地增加了比较器的功耗和面积，两者的代价都是增加了芯片的成本。
5.公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。


技术实现要素：

6.本发明的目的在于提供一种比较器及多频振荡器，其能够在不增加芯片成本的前提下，根据振荡器的振荡频率来对应调节比较器的输出翻转延迟时间，进而消除了频率系统性误差的最大来源。
7.为实现上述目的，本发明的实施例提供了一种比较器，包括：输入级电路和输出级电路，所述输入级电路包括：第十四mos管、第十五mos管、偏置电流源以及第三电流镜电路。
8.所述第十四mos管和第十五mos管构成差分输入管对，所述第十四mos管和第十五mos管的栅极用于输入差分输入信号，所述第十四mos管和第十五mos管的源极相连。偏置电流源用于提供偏置电流。第三电流镜电路，包括第三输入电路和第三输出电路，所述第三输入电路与偏置电流源相连以接收偏置电流，所述第三输出电路与第三输入电路以及第十四
mos管和第十五mos管的源极相连，所述第三输出电路用于按比例复制偏置电流并基于复制的偏置电流向第十四mos管和第十五mos管提供可调节的尾电流以调节比较器的输出翻转延迟时间。
9.在本发明的一个或多个实施例中，所述第三输入电路包括第十六mos管、第十七mos管和第一电阻，所述第十六mos管的源极与电源电压相连，所述第十六mos管的漏极与第十七mos管的源极相连，所述第十七mos管的漏极与第一电阻的第一端相连，所述第一电阻的第二端与偏置电流源的第一端相连，所述偏置电流源的第二端与地电压相连，所述第十六mos管的栅极和第一电阻的第一端相连，所述第十七mos管的栅极与第一电阻的第二端相连，所述第十六mos管和第十七mos管的栅极与第三输出电路相连。
10.在本发明的一个或多个实施例中，所述第三输出电路包括第三复制单元和若干第三可调复制单元，所述第三复制单元用于按比例复制偏置电流，所述第三可调复制单元用于按比例复制偏置电流并配合第三复制单元能够调节尾电流的大小。
11.在本发明的一个或多个实施例中，所述第三复制单元包括第十八mos管和第十九mos管，所述第十八mos管的源极与电源电压相连，所述第十八mos管的漏极与第十九mos管的源极相连，所述第十九mos管的漏极与第十四mos管和第十五mos管的源极相连，所述第十八mos管和第十九mos管的栅极与第三输入电路相连。
12.在本发明的一个或多个实施例中，所述第三可调复制单元包括第二十mos管、第二十一mos管和第十开关，所述第二十mos管的源极与电源电压相连，所述第二十mos管的漏极与第二十一mos管的源极相连，所述第二十一mos管的漏极与第十开关的第一端相连，所述第十开关的第二端与第十四mos管和第十五mos管的源极相连，所述第二十mos管和第二十一mos管的栅极与第三输入电路相连。
13.本发明还公开了一种多频振荡器，包括：电流源电路，用于提供可调节的充电电流；充放电电路，用于根据充电电流产生比较电压；比较电路，用于根据参考电压和比较电压产生比较信号，所述比较电路包括若干所述的比较器，所述比较器的输出翻转延迟时间能够根据多频振荡器的振荡频率来对应调节差分输入管对的尾电流从而进行调节；以及逻辑控制电路，用于根据比较信号输出逻辑信号，以及通过所述逻辑信号控制所述充放电电路中的控制开关的切换，以使所述充放电电路中的电容交替进行充电或放电。
14.在本发明的一个或多个实施例中，所述电流源电路包括第一电流镜电路和/或第二电流镜电路，所述电流源电路还包括参考电流电路；所述参考电流电路用于提供参考电流；所述第一电流镜电路包括第一输入电路和第一输出电路，所述第一输入电路用于接收参考电流，所述第一输出电路用于按比例复制参考电流并基于复制的参考电流输出可调节的输出电流以校准或者选择多频振荡器的振荡频率；所述第二电流镜电路包括第二输入电路和第二输出电路，所述第二输入电路用于接收输出电流，所述第二输出电路用于按比例复制输出电流并基于复制的输出电流输出可调节的充电电流以选择或者校准多频振荡器的振荡频率。
15.在本发明的一个或多个实施例中，所述第一输入电路包括第一mos管，所述第一
mos管的漏极和栅极相连并与参考电流电路和第一输出电路相连，所述第一mos管的源极与地电压相连；和/或所述第二输入电路包括第九mos管，所述第九mos管的源极与电源电压相连，所述第九mos管的栅极和漏极相连并与第一输出电路和第二输出电路相连。
16.在本发明的一个或多个实施例中，所述第一输出电路包括第一复制单元和若干第一可调复制单元，所述第一复制单元用于按比例复制参考电流，所述第一可调复制单元用于按比例复制参考电流并配合第一复制单元能够调节输出电流的大小；和/或所述第二输出电路包括第二复制单元和若干第二可调复制单元，所述第二复制单元用于按比例复制输出电流，所述第二可调复制单元用于按比例复制输出电流并配合第二复制单元能够调节充电电流的大小。
17.在本发明的一个或多个实施例中，所述第一复制单元包括第二mos管，所述第二mos管的栅极与第一输入电路相连，所述第二mos管的漏极与第二输入电路相连，所述第一可调复制单元包括第三mos管和第一开关，所述第三mos管的源极与地电压相连，所述第三mos管的栅极与第一输入电路相连，所述第三mos管的漏极与第一开关的第一端相连，所述第一开关的第二端与第二输入电路相连；和/或所述第二复制单元包括第十mos管，所述第十mos管的栅极与第二输入电路相连，所述第十mos管的源极与电源电压相连，所述第十mos管的漏极与充放电电路相连，所述第二可调复制单元包括第十一mos管和第七开关，所述第十一mos管的源极与电源电压相连，所述十一mos管的栅极与第二输入电路相连，所述第十一mos管的漏极与第七开关的第一端相连，所述第七开关的第二端与充放电电路相连。
18.与现有技术相比，根据本发明实施例的比较器及多频振荡器，根据振荡器的振荡频率来对应调节比较器的输出翻转延迟时间，使得比较器的输出翻转延迟时间与振荡器的振荡周期呈线性变化，即两者的比例在不同的频率下几乎保持不变，进而消除了未校准振荡频率系统性误差的最大来源。本发明在没有减小输出翻转延迟时间的绝对值的情况下，恢复振荡频率与充电电流的比例关系，既保持了单频率点校准低测试成本的优点，又避免了显著地增加比较器的功耗和面积；本发明通过振荡器的振荡频率的控制信号的改变来同时改变比较器的延时（即输出翻转延迟时间），使其所占振荡周期的比例几乎维持不变；多频振荡器中只包含用于单频点频率校准的电流源电路，节省了芯片的面积和功耗，且只需单频点的频率校准，节省了芯片测试成本；本发明通过比较器的输出翻转延迟时间和多频振荡器的振荡频率同步调节的方式，使得非校准频率点对应的输出翻转延迟时间和振荡周期的比例误差减小超过10倍；本发明相比依靠在结构上固定减小输出翻转延迟时间的比较器来提高非校准频率精度的方法相比，大大节省了比较器的功耗和面积；本发明电路实现简单、可靠。
附图说明
19.图1是根据本发明一实施例的多频振荡器的电路原理图。
20.图2是根据本发明一实施例的电流源电路的电路原理图。
21.图3是根据本发明一实施例的第一比较器的电路原理图。
22.图4是根据本发明一实施例的第十开关、第十一开关、第十二开关以及第十三开关
的控制信号以及对应的尾电流、频率的参数表。
23.图5是根据本发明一实施例的传统单一尾电流和调节的多个尾电流对应的输出翻转延迟时间和振荡周期的比例的误差的对比仿真图。
具体实施方式
24.下面结合附图，对本发明的具体实施例进行详细描述，但应当理解本发明的保护范围并不受具体实施例的限制。
25.除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
26.如图1所示，一种多频振荡器，包括：电流源电路10、充放电电路20、比较电路30以及逻辑控制电路40。
27.其中，电流源电路10用于提供可调节的充电电流；充放电电路20用于根据充电电流产生比较电压；比较电路30用于根据参考电压和比较电压产生比较信号；逻辑控制电路40用于根据比较信号输出逻辑信号ph1、ph2、ph1b、ph2b，以及通过逻辑信号ph1、ph2、ph1b、ph2b控制充放电电路20中的控制开关的切换，以使充放电电路20中的电容交替进行充电或放电。
28.如图2所示，电流源电路10包括参考电流电路11以及第一电流镜电路12和/或第二电流镜电路13。在本实施例中，电流源电路10包括第一电流镜电路12和第二电流镜电路13。
29.参考电流电路11用于提供参考电流。参考电流电路11包括电阻r，参考电流由比较电路30连接的参考电压与电阻r的相除而得，该电阻r为振荡器中影响时间常数的电阻。
30.如图2所示，第一电流镜电路12包括第一输入电路121和第一输出电路122。第一输入电路121用于接收参考电流，第一输出电路122用于按比例复制参考电流并基于复制的参考电流输出可调节的输出电流以校准多频振荡器的振荡频率。
31.具体的，第一输入电路121包括第一mos管m1。第一mos管m1的漏极和栅极相连并与参考电流电路11和第一输出电路122相连，第一mos管m1的源极与地电压vss相连。
32.第一输出电路122包括第一复制单元1221和若干第一可调复制单元1222。第一复制单元1221用于按比例复制参考电流，第一可调复制单元1222用于按比例复制参考电流并配合第一复制单元1221能够调节输出电流的大小。
33.具体的，第一复制单元1221包括第二mos管m2。第二mos管m2的栅极与第一mos管m1的栅极相连，第二mos管m2的漏极与第二输入电路131相连。
34.第一可调复制单元1222包括第三mos管m3和第一开关s1。第三mos管m3的源极与地电压vss相连，第三mos管m3的栅极与第一mos管m1和第二mos管m2的栅极相连，第三mos管m3的漏极与第一开关s1的第一端相连，第一开关s1的第二端与第二mos管m2的漏极和第二输入电路131相连。
35.如图2所示，本实施例中的第一可调复制单元1222优选设置有六个，从而能够达到
六位频率校准。在其他实施例中，第一可调复制单元1222可根据需要设置有其他个数，即所需校准的频率范围越广、位数越多，第一可调复制单元1222的数量也越多。
36.本实施例中除了第三mos管m3和第一开关s1，还包括第四mos管m4和第二开关s2、第五mos管m5和第三开关s3、第六mos管m6和第三开关s4、第七mos管m7和第五开关s5以及第八mos管m8和第六开关s6。第二mos管m2、第三mos管m3、第四mos管m4、第五mos管m5、第六mos管m6、第七mos管m7以及第八mos管m8共栅共源连接，第四mos管m4的漏极和第二开关s2的第一端相连，第五mos管m5的漏极和第三开关s3的第一端相连，第六mos管m6的漏极和第三开关s4的第一端相连，第七mos管m7的漏极和第五开关s5的第一端相连，第八mos管m8的漏极和第六开关s6的第一端相连。第一开关s1、第二开关s2、第三开关s3、第三开关s4、第五开关s5和第六开关s6的第二端相连。
37.在本实施例中，参考电流流入第一mos管m1，再由第一输出电路122输出电流，输出电流等于流经第二mos管m2的电流与流经各第一可调复制单元1222的电流之和。第一开关s1~第六开关s6中闭合的开关数量决定流经各第一可调复制单元1222的电流之和的大小，即第一开关s1~第六开关s6中的开关闭合数量越多，则对应的越多的mos管上会产生电流，通过各电流的汇总，使得输出电流越大。第一开关s1~第六开关s6均由控制信号控制实现断开和闭合，该控制信号由二进制编码构成。通过第一开关s1、第二开关s2、第三开关s3、第三开关s4、第五开关s5和第六开关s6中各开关的断开和闭合的组合实现频率的多次校准。
38.另外，由于第二mos管m2的结构已成型，所以流过第二mos管m2的电流一般是固定的，流经第二mos管m2的电流等于参考电流，或者通过改变第一mos管m1与第二mos管m2的导电沟道比，使得流经第二mos管m2的电流与参考电流成比例。流经第三mos管m3~第八mos管m8的电流可以分别等于参考电流，或者也可以通过改变导电沟道比而与参考电流成比例。
39.如图2所示，第二电流镜电路13包括第二输入电路131和第二输出电路132。第二输入电路131用于接收输出电流，第二输出电路132用于按比例复制输出电流并基于复制的输出电流输出可调节的充电电流以选择多频振荡器的振荡频率。
40.第二输入电路131包括第九mos管m9。第九mos管m9的源极与电源电压vdd相连，第九mos管m9的栅极和漏极相连并与第二mos管m2的漏极和第一开关s1的第二端相连。
41.第二输出电路132包括第二复制单元1321和若干第二可调复制单元1322。第二复制单元1321用于按比例复制输出电流，第二可调复制单元1322用于按比例复制输出电流并配合第二复制单元1321能够调节充电电流的大小。
42.第二复制单元1321包括第十mos管m10。第十mos管m10的栅极与第九mos管m9的栅极相连，第十mos管m10的源极与电源电压vdd相连，第十mos管m10的漏极与充放电电路20相连。
43.第二可调复制单元1322包括第十一mos管m11和第七开关s7。第十一mos管m11的源极与电源电压vdd相连，十一mos管的栅极与第九mos管m9的栅极相连，第十一mos管m11的漏
极与第七开关s7的第一端相连，第七开关s7的第二端与充放电电路20相连。
44.如图2所示，本实施例中的第二可调复制单元1322优选设置有三个，从而能够达到三位频率选择。在其他实施例中，第二可调复制单元1322可根据需要设置有其他个数，即所需选择的频率越多，第二可调复制单元1322的数量也越多。
45.本实施例中除了第十一mos管m11和第七开关s7，还包括第十二mos管m12和第八开关s8以及第十三mos管m13和第九开关s9。第十mos管m10、第十一mos管m11、第十二mos管m12和第十三mos管m13共栅共源连接，第十二mos管m12的漏极与第八开关s8的第一端相连，第十三mos管m13的漏极与第九开关s9的第一端相连，第八开关s8的第二端和第九开关s9的第二端均与充放电电路20相连。
46.在本实施例中，输出电流流入第九mos管m9，再由第二输出电路132输出充电电流，充电电流等于流经第十mos管m10的电流与流经各第二可调复制单元1322的电流之和。第七开关s7~第九开关s9中闭合的开关数量决定流经各第一可调复制单元1222的电流之和的大小，即第七开关s7~第九开关s9中的开关闭合数量越多，则对应的越多的mos管上会产生电流，通过各电流的汇总，使得充电电流越大。第七开关s7~第九开关s9均由控制信号控制实现断开和闭合，该控制信号由二进制编码构成。根据充电电流与振荡器的振荡频率成正比例的关系，结合第七开关s7、第八开关s8和第九开关s9中各开关的断开和闭合的组合实现多个频率的选择。
47.另外，由于第十mos管m10的结构已成型，所以流过第十mos管m10的电流一般是固定的，流经第十mos管m10的电流等于输出电流，或者也可以通过改变第九mos管m9与第十mos管m10的导电沟道比，使得流经第十mos管m10的电流与输出电流成比例。流经第十一mos管m11、第十二mos管m12和第十三mos管m13的电流可以分别等于输出电流，或者也可以通过改变导电沟道比而与输出电流成比例。
48.在本实施例中，一般的操作方法是先通过调节第二输出电路132来选择所需的振荡频率，再通过调节第一输出电路122对选择的振荡频率进行校准。
49.在其他实施例中，可以只采用第一电流镜电路12或第二电流镜电路13。若只采用第一电流镜电路12时，即通过第一电流镜电路12进行多个振荡频率的选择或者对单一振荡频率的校准。若只采用第二电流镜电路13，即通过第二电流镜电路13进行多个振荡频率的选择或者对单一振荡频率的校准。
50.如图1所示，充放电电路20包括第一电容c1、第二电容c2、第一控制开关k1、第二控制开关k2、第三控制开关k3和第四控制开关k4。
51.第一控制开关k1的第一端和第二控制开关k2的第一端与第十mos管m10的漏极相连。第一控制开关k1的第二端与第三控制开关k3的第一端、第一电容c1的第一端以及比较电路30相连。第二控制开关k2的第二端与第二电容c2的第一端、第四控制开关k4的第一端以及比较电路30相连。第一电容c1的第二端与第三控制开关k3的第二端以及地电压vss相连。第二电容c2的第二端与第四开关k4的第二端以及地电压vss相连。
52.如图1所示，比较电路30包括若干比较器。比较器的输出翻转延迟时间能够根据多
频振荡器的振荡频率来对应调节差分输入管对的尾电流从而进行调节。在本实施例中，比较器设置有两个，分别为结构相同的第一比较器u1和第二比较器u2。第一比较器u1的正输入端与第一电容c1的第一端相连，第二比较器u2的正输入端与第二电容c2的第一端相连，第一比较器u1的负输入端和第二比较器u2的负输入端连接参考电压。
53.如果忽略第一比较器u1和第二比较器u2的输出翻转延迟时间，则振荡器的振荡频率与充电电流成正比例。因此，当第一比较器u1和第二比较器u2的输出翻转延迟时间和振荡周期的比例远小于要求的振荡频率精度时，我们可以依赖电流源电路10的调节匹配（matching），用单频点校准就可以同时实现振荡器的多个精确的振荡频率。但是当振荡器频率高、周期短时，输出翻转延迟时间和振荡周期的比例不能忽略，输出翻转延迟时间和振荡周期的比例会成为振荡器未校准频点的频率系统性误差（systematic error）的主要来源，同时，振荡器的频率也会越来越偏离与的正比例关系。
54.以第一比较器u1为例，如图3所示，第一比较器u1包括：输入级电路31和输出级电路32。
55.其中，输入级电路31包括第十四mos管m14和第十五mos管m15、偏置电流源a1、第三电流镜电路311以及第四电流镜电路312。
56.第十四mos管m14和第十五mos管m15构成差分输入管对，第十四mos管m14和第十五mos管m15的栅极用于输入差分输入信号，第十四mos管m14和第十五mos管m15的源极相连用于接收尾电流，第十四mos管m14和第十五mos管m15的漏极用于输出差分电流信号。
57.偏置电流源a1用于提供偏置电流并输送至第三电流镜电路311。
58.如图3所示，第三电流镜电路311包括第三输入电路3111和第三输出电路3112。第三输入电路3111与偏置电流源a1相连以接收偏置电流，第三输出电路3112与第三输入电路3111以及第十四mos管m14和第十五mos管m15的源极相连，第三输出电路3112用于按比例复制偏置电流并基于复制的偏置电流向第十四mos管m14和第十五mos管m15提供可调节的尾电流以调节比较器的输出翻转延迟时间。
59.如图3所示，第三输入电路3111包括第十六mos管m16、第十七mos管m17和第一电阻r1。第十六mos管m16的源极与电源电压vdd相连，第十六mos管m16的漏极与第十七mos管m17的源极相连，第十六mos管m16的栅极与第一电阻r1的第一端相连。第十七mos管m17的漏极与第一电阻r1的第一端相连，第十七mos管m17的栅极与第一电阻r1的第二端相连，第十六mos管m16和第十七mos管m17的栅极与第三输出电路3112相连。第一电阻r1的第二端与偏置电流源a1的第一端相连，偏置电流源a1的第二端与地电压vss相连。
60.如图3所示，第三输出电路3112包括第三复制单元31121和若干第三可调复制单元31122。第三复制单元31121用于按比例复制偏置电流，第三可调复制单元31122用于按比例复制偏置电流并配合第三复制单元31121能够调节尾电流的大小。
61.具体的，第三复制单元31121包括第十八mos管m18和第十九mos管m19。第十八mos
管m18的源极与电源电压vdd相连，第十八mos管m18的漏极与第十九mos管m19的源极相连。第十九mos管m19的漏极与第十四mos管m14和第十五mos管m15的源极相连，第十八mos管m18和第十九mos管m19的栅极与第三输入电路3111相连。
62.第三可调复制单元31122包括第二十mos管m20、第二十一mos管m21和第十开关s10。第二十mos管m20的源极与电源电压vdd相连，第二十mos管m20的漏极与第二十一mos管m21的源极相连。第二十一mos管m21的漏极与第十开关s10的第一端相连，第十开关s10的第二端与第十四mos管m14和第十五mos管m15的源极相连。第二十mos管m20和第二十一mos管m21的栅极与第三输入电路3111相连。
63.如图3所示，本实施例中的第三可调复制单元31122优选设置有四个，从而能够达到对尾电流的多次调节，继而调节输出翻转延迟时间。在其他实施例中，第三可调复制单元31122可根据需要设置有其他个数，即所需第一比较器u1的速度越快，所需尾电流越大，所需输出翻转延迟时间越小，第三可调复制单元31122的数量也就越多。
64.本实施例中除了第二十mos管m20、第二十一mos管m21和第十开关s10组成的第三可调复制单元31122，还包括第二十二mos管m22、第二十三mos管m23和第十一开关s11组成的第三可调复制单元31122、第二十四mos管m24、第二十五mos管m25和第十二开关s12组成的第三可调复制单元31122以及第二十六mos管m26、第二十七mos管m27和第十三开关s13组成的第三可调复制单元31122。
65.第十六mos管m16、第十八mos管m18、第二十mos管m20、第二十二mos管m22、第二十四mos管m24以及第二十六mos管m26共源共栅连接。第十七mos管m17、第十九mos管m19、第二十一mos管m21、第二十三mos管m23、第二十五mos管m25以及第二十七mos管m27共栅连接。第二十二mos管m22的漏极与第二十三mos管m23的源极相连，第二十四mos管m24的漏极与第二十五mos管m25的源极相连，第二十六mos管m26的漏极与第二十七mos管m27的源极相连。第二十三mos管m23的漏极与第十一开关s11的第一端相连，第二十五mos管m25的漏极与第十二开关s12的第一端相连，第二十七mos管m27的漏极与第十三开关s13的第一端相连。第十一开关s11的第二端、第十二开关s12的第二端以及第十三开关s13的第二端与第十四mos管m14和第十五mos管m15的源极相连。
66.如图1所示，当振荡器的工作频率不同时，比较器的正输入端处的斜坡电压（或）的上升斜率也不同。因此在不同的工作频率下，最终比较器的输出翻转延时同时受尾电流和振荡频率的影响。
67.本实施例根据振荡器的振荡频率调节尾电流，即当控制第七开关s7~第九开关s9的控制信号改变时，同步改变控制第十开关s10~第十三开关s13的控制信号，第十开关s10~第十三开关s13的控制信号由温度计编码构成，使得输出翻转延迟时间随振荡周期线性变化，尾电流增加使比较器速度越快，输出翻转延迟时间减小。
68.图4中列举了振荡器工作的五种精度不同的振荡频率，分别为1.0、1.5、2.0、2.5和3.0mhz，精度为
±
1%，对应的尾电流分别为8、16、24、36和48μa。第十开关s10、第十一开关s11、第十二开关s12以及第十三开关s13分别由控制信号d《0》、d《1》、d《2》和d《3》控制，其
中控制信号d《0》、d《1》、d《2》和d《3》为1时，表示其控制的开关闭合，为0时，表示其控制的开关断开。
69.结合图3，本实施例中流入第三输入电路3111的电流为4μa，流经第三复制单元31121上的电流为8μa，流经第二十mos管m20和第二十一mos管m21上的电流为8μa，流经第二十二mos管m22和第二十三mos管m23上的电流为8μa，流经第二十四mos管m24和第二十五mos管m25上的电流为12μa，流经第二十六mos管m26和第二十七mos管m27上的电流为24μa。从而通过闭合和断开第十开关s10、第十一开关s11、第十二开关s12以及第十三开关s13使得在振荡频率分别为1.0、1.5、2.0、2.5和3.0mhz时对应的尾电流分别为8、16、24、36和48μa。
70.图5是在振荡器的振荡频率分别为1.0、1.5、2.0、2.5和3.0mhz时，传统的尾电流为24μa对应的输出翻转延迟时间和振荡周期的比例的误差与通过调节使得尾电流分别为8、16、24、36和48μa对应的输出翻转延迟时间和振荡周期的比例的误差的对比仿真图。
71.从图5中可以看出该振荡器在中间的振荡频率为2.0mhz处实行单点频率校准。采用本发明的设计技术后，比较器的输出翻转延迟时间和振荡周期的比例在其他四个振荡频率点相对于校准频率点的变化（）小于。从而使得远小于该多频振荡器频率精度的设计指标，即。作为对比，在未采用本发明的技术时，在未校准频点的变化最大值已经接近频率精度了。因此采用本发明的设计技术，使降低了超过10倍，实现了高精度多频振荡器的单频点校准，而且几乎没有增加芯片的功耗、面积或测试成本。
72.如图3所示，第四电流镜电路312与第十四mos管m14和第十五mos管m15的漏极和地电压vss相连，第四电流镜电路312用于作为差分输入管对的负载。
73.具体的，第四电流镜电路312包括共栅连接的第二十八mos管m28和第二十九mos管m29。第二十八mos管m28的栅极和漏极相连且与第十四mos管m14的漏极相连，第二十九mos管的漏极与第十五mos管的漏极相连，第二十八mos管m28和第二十九mos管m29源极与地电压vss相连。
74.如图3所示，输出级电路32与第三电流镜电路311、第十四mos管m14和第十五mos管m15相连，用于输出比较信号。输出级电路32包括与第三输入电路3111、第十四mos管m14和第十五mos管m15相连的放大电路321以及与放大电路321相连的若干反相器，反相器用于输出比较信号。本实施例中的反相器设置有两个，分别为第一反相器322和第二反相器323。
75.具体的，放大电路321包括第四复制单元和第三十二mos管m32。第四复制单元与第三输入电路3111、第三十二mos管m32的漏极以及第一反相器322的输入端相连。第三十二mos管m32的栅极与第十五mos管m15的漏极相连形成第一级输出节点，第三十二mos管m32的源极与地电压vss相连。第四复制单元用于按比例复制偏置电流并将复制的偏置电流输送至第三十二mos管m32。
76.复制单元包括第三十mos管m30和第三十一mos管m31，第一反相器322包括第三十
三mos管m33和第三十四mos管m34，第二反相器323包括第三十五mos管m35和第三十六mos管m36。
77.第三十mos管m30的源极与电源电压vdd相连，第三十mos管m30的栅极与第十六mos管m16的栅极相连，第三十mos管m30的漏极与第三十一mos管m31的源极相连。第三十一mos管m31的栅极与第十七mos管m17的栅极相连，第三十一mos管m31的漏极与第三十二mos管m32的漏极相连形成第二级输出节点。
78.第三十三mos管m33和第三十四mos管m34的栅极相连并与第二级输出节点相连。第三十三mos管m33的源极与电源电压vdd相连，第三十四mos管m34的源极与地电压vss相连。第三十三mos管m33和第三十四mos管m34的漏极相连形成第三级输出节点。
79.第三十五mos管m35和第三十六mos管m36的栅极相连并与第三十三mos管m33的漏极相连。第三十五mos管m35的源极与电源电压vdd相连，第三十六mos管m36的源极与地电压vss相连。第三十五mos管m35和第三十六mos管m36的漏极相连形成输出节点以输出比较信号。
80.逻辑控制电路40包括第一或非门逻辑电路41、第二或非门逻辑电路42、第一非门逻辑电路43和第二非门逻辑电路44。
81.第一或非门逻辑电路41的第一输入端与第一比较器u1的输出端相连，第一或非门逻辑电路41的第二输入端与第二或非门逻辑电路42的输出端相连，第一或非门逻辑电路41的输出端输出控制第一控制开关k1的控制信号ph1。第二或非门逻辑电路42的第二输入端与第二比较器u2的输出端相连，第二或非门逻辑电路42的第一输入端与第一或非门逻辑电路41的输出端相连，第二或非门逻辑电路42的输出端输出控制第二控制开关k2的控制信号ph2。第一或非门逻辑电路41的输出端与第一非门逻辑电路43的输入端相连，第一非门逻辑电路43的输出端输出控制第三控制开关k3的控制信号ph1b。第二或非门逻辑电路42的输出端与第二非门逻辑电路44的输入端相连，第二非门逻辑电路44的输出端输出控制第四控制开关k4的控制信号ph2b。
82.在本实施例中，第一mos管m1~第八mos管m8、第二十八mos管m28、第二十九mos管m29、第三十二mos管m32、第三十四mos管m34和第三十六mos管m36为n沟道mos管。第十mos管m10~第二十七mos管m27、第三十mos管m30、第三十一mos管m31、第三十三mos管m33和第三十五mos管m35为p沟道mos管。在其他实施例中，mos管的类型可以替换。
83.前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。