一种基于类锯齿波比较型ADC的多通道采样装置及方法

一种基于类锯齿波比较型adc的多通道采样装置及方法
技术领域
1.本发明属于核辐射探测领域，尤其涉及一种基于类锯齿波比较型adc的多通道采样装置及方法。


背景技术：

2.本部分的陈述仅仅是提供了与本发明相关的背景技术信息，不必然构成在先技术。
3.目前，在核辐射探测领域，辐射探测器和相应的核电子学将粒子沉积的能量转化为数字信号，可以测量粒子的动量、能量、电荷量等物理量信息。随着探测技术的发展，传统探测器(例如电阻板室、正比室、光电倍增管pmt等)逐渐向微结构探测器发展，出现了如窄条薄气隙室(small-strip thin gap chamber,stgc)、微型网状结构气体探测器(micromegas)等新型高密度通道的粒子探测器。随着半导体技术的发展，最近十年间发展起来的硅光电倍增管(silicon photomultiplier，sipm)，由于体积小、增益高、偏压低、受温度影响低等特点，也同样成为了核辐射探测技术研究的对象。
4.针对这些新型多通道探测器，为了获得高精度的信号提取，通常将探测器信号进行全波形数字化，再采用各种幅度和时间提取算法对信号进行高质量的还原，除此之外，一个探测通道，对应着一个电子学读出通道。
5.对于成百上千通道的探测器来说，采用商用器件设计的读出电子学系统将是相当庞大，目前解决此问题的一个途径是采用专用集成电路asic技术来设计小型化的核电子学系统，但是，asic造价昂贵，研发周期长。


技术实现要素：

6.为了解决上述背景技术中存在的至少一项技术问题，本发明的第一个方面提供一种基于类锯齿波比较型adc的多通道采样装置，其为小型化、全波形采样、多通道核电子学系统提供了一种全新的设计方案，此方案设计周期短，造价低，灵活性强，适合应用在各种新型核辐射探测器的信号处理电子学系统里。
7.为了实现上述目的，本发明采用如下技术方案：
8.一种基于类锯齿波比较型adc的多通道采样装置，包括模拟电路和数字电路；
9.所述模拟电路包括类锯齿波产生器，所述数字部分包括fpga，所述fpga内部包括电压比较器和脉宽计算模块；所述电压比较器的正向输入端连接待测电压波形，负向输入端连接类锯齿波产生器，输出端和脉宽计算模块连接；
10.所述电压比较器用于将待测电压波形与类锯齿波比较后，得到采样后的脉冲信号，所述脉宽计算模块包括时间内插模块、d触发器阵列、编码及实时修正模块以及数据缓存模块，所述时间内插模块用于将采样后的脉冲信号的脉冲宽度进行时间内插，所述d触发器阵列用于将时间内插后的脉冲信号进行锁存得到脉宽量化值，所述编码及实时修正模块用于将脉宽量化值进行编码和修正得到编码二进制数，经过数据缓存模块进行时钟同步和
输出。
11.作为一种实施方式，所述类锯齿波产生器包括放大器、电容、电阻、第一晶体管和第二晶体管、正电压源和负电压源；
12.所述放大器采用负反馈的方式连接至第二晶体管的发射极，发射极通过电阻连接至负电压源，第二晶体管的集电极和第一晶体管的发射极连接，第一晶体管的发射极连接至电容，第一晶体管的集电极连接至正电压源。
13.作为一种实施方式，所述装置还包括时钟芯片、低压电源、大容量存储器和万兆网接口；
14.所述时钟芯片用于为fpga提供输入时钟；
15.所述低压电源用于为fpga提供正常工作所需的各类电源；
16.所述大容量存储器用于暂存多通道比较型adc采样后的数据；
17.所述万兆网用于读取外部存储器所暂存的数据。
18.作为一种实施方式，所述fpga还包括锁相环pll，类锯齿波产生器由锁相环pll输出时钟进行驱动；所述fpga内部锁相环pll输出连接类锯齿波产生器中第二晶体管的基极，第二晶体管的发射极连接电压比较器的负向端。
19.作为一种实施方式，所述fpga还包括环形振荡器和控制逻辑模块，所述控制逻辑模块用于根据实时修正是否完成来控制环形振荡器的使能和关闭，如果修正未完成，则控制环形振荡器使能，输送随机的上升沿给实时修正模块，直到修正完成，在修正完成后，实时修正模块会发送修正完成信号，使得振荡器关闭，振荡器不再震荡。
20.作为一种实施方式，所述控制环形振荡器使能，输送随机的上升沿给实时修正模块，直到修正完成包括由奇数个反相器构成的环形振荡器产生随机的振荡时钟，振荡时钟的上升沿，随机地落到各个内插单元上，利用fpga内部的随机存储器建立微分查找表，采用bin-by-bin的方法利用已建立的微分查找表建立积分查找表，完成非线性修正过程。
21.作为一种实施方式，所述电压比较器采用电压比较型的sstl接收器。
22.作为一种实施方式，所述时间内插模块，由fpga内部的延迟单元或者全加器的进位单元构成。
23.为了解决上述问题，本发明的第二个方面提供一种基于类锯齿波比较型adc的多通道采样方法，其在fpga内部采用电压参考型接收器作为电压比较器，只需要一个锯齿波产生器模块，可以实现上百通道的全波形采样通道。
24.为了实现上述目的，本发明采用如下技术方案：
25.将待测电压波形连接至电压比较器的正向输入端，锯齿波输入至电压比较器的负向输入端；
26.将待测电压波形经过与类锯齿波比较后，得到采样后的脉冲信号；
27.对脉冲信号的脉冲宽度进行时间内插，将脉冲进行细分；
28.将时间内插后的脉冲信号进行锁存得到脉宽量化值；
29.将脉宽量化值进行编码和修正得到编码二进制数并经过数据缓存进行同步和输出。
30.本发明的有益效果是：
31.本发明通过在fpga内部采用电压参考型接收器作为电压比较器，只需要一个锯齿
波产生器模块，可以实现上百通道的全波形采样通道，基于低廉的可编程逻辑器件fpga和简单的若干分立元件实现了低成本、低功耗、全波形采样、多通道数据采集系统。
32.本发明在辐射探测领域，此方案设计周期短，造价低，灵活性强，适合应用在各种新型核辐射探测器的信号处理电子学系统里，为小型化、高集成度的核电子学系统提供了一种全新的设计方案。
33.本发明附加方面的优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
34.构成本发明的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。
35.图1是本发明基于快速比较器的比较型adc波形图；
36.图2是本发明基于类锯齿波产生器的比较型adc原理框图；
37.图3是本发明基于类锯齿波的比较型adc波形图；
38.图4是本发明基于反相器的环形振荡器原理图；
39.图5是本发明基于类锯齿波比较型adc的多通道数据采集daq系统框图；
40.图6是本发明类锯齿波产生器的输入和输出波形图。
具体实施方式
41.下面结合附图与实施例对本发明作进一步说明。
42.应该指出，以下详细说明都是例示性的，旨在对本发明提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本发明所属技术领域的普通技术人员通常理解的相同含义。
43.需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本发明的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
44.在本发明中，指示的方位或位置关系为基于附图所示的方位或位置关系，只是为了便于叙述本发明各部件或元件结构关系而确定的关系词，并非特指本发明中任一部件或元件，不能理解为对本发明的限制。
45.本发明中，术语如“连接”等应做广义理解，表示可以是固定连接，也可以是一体地连接或可拆卸连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的相关科研或技术人员，可以根据具体情况确定上述术语在本发明中的具体含义，不能理解为对本发明的限制。
46.实施例一
47.如图2所示，本实施例提供一种基于类锯齿波比较型adc的多通道采样装置，包括模拟电路和数字电路；
48.所述模拟电路包括类锯齿波产生器，所述数字部分包括fpga，所述fpga内部包括电压比较器和脉宽计算模块；所述电压比较器的正向输入端连接待测电压波形，负向输入
端连接类锯齿波产生器，电压比较器的输出端和脉宽计算模块连接；
49.所述电压比较器用于将待测电压波形经过与类锯齿波比较后，得到采样后的脉冲信号，所述脉宽计算模块包括时间内插模块、d触发器阵列、编码及实时修正模块以及数据缓存模块，所述时间内插模块用于将采样后的脉冲信号的脉冲宽度进行时间内插进行细分，所述d触发器阵列用于将时间内插后的脉冲信号进行锁存得到脉宽量化值，所述编码及实时修正模块用于将脉宽量化值进行编码和修正得到编码二进制数，最后经过数据缓存模块进行时钟同步和输出。
50.作为一种或多种实施例，所述类锯齿波产生器包括放大器、电容c、电阻r、第一晶体管q1和第二晶体管q2、正电压源v+和负电压源v-；
51.所述放大器采用负反馈的方式连接至第二晶体管的发射极，发射极通过电阻连接至负电压源，第二晶体管的集电极和第一晶体管的发射极连接，第一晶体管的发射极连接至电容，第一晶体管的集电极连接至正电压源。
52.其中，所述放大器和第二晶体管q2通过负反馈的方式使得第二晶体管q2的发射极电平保持为固定的地电平；
53.所述电阻r与电压源v-提供了一个恒流源，恒流源的电流为i＝v-/r；
54.所述第一晶体管q1和电压源v+实现了一个开关的作用，当第一晶体管q1的基极base输入是低电平时(通常是0v)，第一晶体管q1截至，等效为开关断开；当第一晶体管q1的基极base输入是高电平时(3.3v或者2.5v)，第一晶体管q1处于放大状态，有电流流过q1，等效为开关闭合；
55.在类锯齿波发生器中，所述电容c实现了快速充电和恒流放电的功能。
56.具体地，当第一晶体管q1的基极base输入是高电平时，q1导通，并且处于放大状态下，有大的电流通过q1向电容c进行快速充电，并且同时有v-/r的电流流经q2的支路。
57.当电容c上的电压迅速升高时，第一晶体管q1集电极和发射极的压差降低，导致流经q1的电流降低。当电容c上的电压达到一定时，此时通过q1的电流等于v-/r，停止向电容c充电。
58.当第一晶体管q1的基极base输入是低电平时，q1截至，电容c上积累的电荷qc通过放大器、晶体管q2、电阻r和电压源v-构成的恒流源进行恒流放电，直至第二晶体管q2再次打开。
59.如图5所示，作为一种或多种实施例，所述装置还包括时钟芯片、低压电源、大容量存储器和万兆网接口；
60.所述时钟芯片用于为fpga提供了一个高精度的全局输入时钟；
61.所述低压电源用于为fpga提供正常工作所需的各类电源，如i/o bank电压、核心电压、辅助电压、pll供电电压和配置bank电压等。
62.大容量存储器用于为暂存多通道比较型adc采样后的数据。
63.万兆网用于为快速读取外部存储器所暂存的数据。
64.可以理解的，在其他的实施例中，上述电路中的元器件的具体型号，本领域技术人员可以根据具体工况自行设置，在此不作详述。
65.例如，在fpga内部，可以利用电压比较型的sstl接收器作为电压比较器。
66.此种接收器，在fpga的每个bank内，共用一个参考电压，由v
ref
引脚输入。因此，配
置成sstl接收器的bank内，每个i/o引脚都可以独立地作为比较型adc的信号输入，即对应一个电子学通道。
67.因此，基于所设计的数据采集系统尺寸小、集成度高、功耗低。
68.作为一种或多种实施例，所述fpga还包括锁相环pll，类锯齿波产生器由锁相环pll输出时钟进行驱动；所述fpga内部锁相环pll输出连接类锯齿波产生器中第二晶体管q2的基极，而二晶体管q2的射极连接电压比较器的负向端。
69.所述d触发器阵列实现了在一个时钟周期内，对脉宽宽度所产生的温度计码的锁存；
70.所述编码及实时修正模块实现了对温度计码的编码，通过环形振荡器所产生的上升沿对各个时间内插单元进行实时校准；
71.所述数据缓存模块实现了对编码和修正后的数据进行时钟同步和输出。
72.作为一种或多种实施例，所述时间内插模块，由fpga内部的延迟单元或者全加器的进位单元构成。
73.由于时间内插的各个单元延迟时间不同，需要修正其非线性。
74.所述fpga还包括环形振荡器和控制逻辑模块，所述环形振荡器由奇数(2n+1)个反相器构成，所述控制逻辑模块用于根据实时修正是否完成来控制环形振荡器的使能和关闭，如果修正未完成，则振荡器使能，输送随机的上升沿给实时修正模块，直到修正完成。在修正完成后，实时修正模块会发送修正完成信号done，使得振荡器关闭，振荡器不再震荡。
75.非线性修正是实时的，刚上电时自动完成，如果在测试过程中，由于温度变化还需要再次修正，只需要按复位键，即可再次完成修正。
76.控制环形振荡器的使能端口有效，由奇数(2n+1)个反相器构成的环形振荡器产生随机的振荡时钟，振荡时钟的上升沿，随机地落到各个内插单元上，利用fpga内部的一个随机存储器ram_d建立码密度直方图，即微分查找表dlut。随后，采用bin-by-bin的方法利用已建立的微分查找表dlut建立积分查找表ilut，完成非线性修正过程。
77.积分查找表ilut存储在fpga内部的另一个随机存储器ram_i中。
78.当非线性修正过程完成后，由控制逻辑模块使环形振荡器的使能信号失效(使能端口无效)，以此关闭环形振荡器。
79.除此之外，通过全局复位信号可以打开环形振荡器，在任意时刻进行非线性修正。
80.非线性修正模块不需要外接电路，灵活性强。
81.本实施例中的fpga实现了以下功能：
82.1)用电压参考型接收器或者lvds接收器实现了电压比较器的功能；
83.2)实现了脉宽宽度计算的功能；
84.3)用环形振荡器实现了随机的上升沿；
85.4)在fpga内部实现多个模块的控制与同步；
86.本发明基于类锯齿波产生器和fpga提供了一种全新的全波形数字化方案，便于实现高集成度的数据采集卡，在fpga内部采用电压参考型接收器作为电压比较器，只需要一个锯齿波产生器模块，可以实现上百通道的全波形采样通道。
87.实施例二
88.本实施例提供一种基于类锯齿波比较型adc的多通道采样方法，包括如下步骤：
89.将待测电压波形连接到电压比较器的正向输入端，锯齿波连接到电压比较器的负向输入端；
90.将待测电压波形经过与类锯齿波比较后，得到采样后的脉冲信号；
91.对脉冲信号的脉冲宽度进行时间内插，将脉冲进行细分；
92.将时间内插后的脉冲信号进行锁存得到脉宽量化值；
93.将脉宽量化值进行编码和修正得到编码二进制数；
94.最后经过数据缓存进行同步和输出。
95.本实施例利用输入信号与指定锯齿波进行比较，将比较后的数字脉冲进行时间内插，时间宽度的数字化也就等效为输入信号模拟电压值的数字化。
96.结合图1所示，先将这种技术方案的原理进行叙述：
97.将待测电压波形连接到电压比较器的正向输入端，锯齿波连接到电压比较器的负向输入端，比较器输出的波形如图1所示。
98.由相似三角形，可以得到，比较器输出的脉冲宽度t与波形采样得到的电压幅度v成正比，即：
[0099][0100]
因此，对脉冲宽度的数字化就等效为对电压幅度的数字化。
[0101]
类锯齿波产生器输出的波形如图3所示，其产生的锯齿波只在pll输出时钟的低电平处有效。如上所述，锁相环pll输出时钟处于高电平(即q1的基极是高电平)时，由于瞬间充电电流大，电容c上的电压值迅速增大。
[0102]
图6显示了在5mhz时钟驱动下的类锯齿波产生器输出波形图。
[0103]
模拟电路部分，类锯齿波连接到电压比较器的负向端，待测输入信号连接到电压比较器的正向端，与图1类似，电压比较器的输出脉冲宽度正比于采样电压值。
[0104]
数字电路部分，数字部分利用fpga实现了电压比较器和脉冲宽度测量的功能。
[0105]
在fpga内部，使用lvds接收器或者电压参考型的接收器实现了电压比较器的功能。
[0106]
待测信号经过与类锯齿波比较后，得到采样后的脉冲信号。
[0107]
由于脉冲信号的宽度小于等于一半的时钟周期，采用延迟单元或者全加器的进位单元对脉冲宽度进行时间内插，将脉冲进行细分，再由d触发器阵列进行锁存，得到的温度计码
‘1’
的个数，即脉宽量化后的值。在编码中，利用查找表lut技术，将所有的
‘1’
进行相加，得到编码后的二进制数。最后，经过数据缓存模块进行同步和输出。
[0108]
由于时间内插的各个单元延迟时间不同，需要修正其非线性。
[0109]
所述在对脉冲信号的脉冲宽度进行时间内插后，根据实时修正是否完成来控制环形振荡器的使能和关闭，如果修正未完成，则控制环形振荡器使能，输送随机的上升沿给实时修正模块，直到修正完成，在修正完成后，实时修正模块会发送修正完成信号，使得振荡器关闭，振荡器不再震荡。
[0110]
非线性修正的过程如下：如图4所示，在上电初始，环形振荡器的使能端口有效，由奇数(2n+1)个反相器构成的环形振荡器产生随机的振荡时钟，振荡时钟的上升沿，随机地落到各个内插单元上，对8192个事例，利用fpga内部的一个随机存储器ram_d建立码密度直
方图，即微分查找表dlut。
[0111]
随后，采用bin-by-bin的方法利用已建立的微分查找表dlut建立积分查找表ilut，完成非线性修正过程。
[0112]
积分查找表ilut存储在fpga内部的另一个随机存储器ram_i中。
[0113]
当非线性修正过程完成后，由控制逻辑模块使环形振荡器的使能信号失效(使能端口无效)，以此关闭环形振荡器。
[0114]
除此之外，通过全局复位信号可以打开环形振荡器，在任意时刻进行非线性修正。非线性修正模块不需要外接电路，灵活性强。
[0115]
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。