基于全局最小集的多元LDPC码最小和译码方法及装置

基于全局最小集的多元ldpc码最小和译码方法及装置
技术领域
1.本发明涉及通信技术领域，特别是指一种基于全局最小集的多元ldpc码最小和译码方法及装置。


背景技术：

2.与二进制ldpc(low density parity-check code，低密度奇偶校验码)码相比，nb-ldpc(non binary-low density parity-check code，非二进制低密度奇偶校验码)码在中短码长情况下获得的额外1db左右的编码增益是以更高的译码复杂度为代价的，其限制了nb-ldpc码的应用。
3.nb-ldpc码bp译码算法中,qspa(q-ary sum-product algorithm)译码算法纠错性能最好，但其计算复杂也最高(o(q2))。虽然，mackay和davey在2001年提出了基于快速傅里叶变换(fast fourier transformation,fft)的qspa算法(fft-qspa)，将译码复杂度从o(q2)降低为o(qlogq)，但复杂度仍然较高。
4.近年来，declercq等学者提出了扩展最小和算法(extended min-sum,ems)。song等人提出的基于集合分割的ems算法获得比lems算法更低的复杂度，但是在一些码字情况下引入了不可忽略的性能损失。基于ems的译码算法一般采用前向后向更新策略来避免重复计算，然而前向后向更新策略的串行更新的特点会导致译码延时性能下降，尤其是对于行重较大的码字。为了提高译码延时性能，现有文献提出了基于格栅的ems(trellis ems,t-ems)算法，其通过增量向量对连接于同一个校验节点的所有边信息向量进行同时更新，大大降低了译码延时。由于t-ems算法在行更新过程中需要为每个边信息向量更新全部的q个符号信息，因此t-ems算法所需的空间复杂度比ems算法更高。为了降低基于格栅的译码算法的空间复杂度，学者们提出了对信息的压缩或近似算法来减少变量节点和校验节点间的信息交换。现有基于格栅的译码算法主要针对的是min-max的译码算法进行优化，虽然可以获得相对较低的空间复杂度，但过低的空间复杂度会导致纠错性能的损失。


技术实现要素：

5.本发明实施例提供了一种基于全局最小集的多元ldpc码最小和译码方法及装置。所述技术方案如下：
6.一方面，提供了一种基于全局最小集的多元ldpc码最小和译码方法，该方法由电子设备实现，该方法包括：
7.s1、根据dc个输入信息向量，为每对输出信息向量建立全局最小集a
p
，其中，dc表示行重，所述输入信息向量包括第一llr信息向量u
pi
和第一符号信息向量β
pi
，所述每对输出信息向量包括第二llr信息向量v
ip
和第二符号信息向量β
ip
，1≤p≤dc，|a
p
|＝n
ms
；
8.s2、根据输出信息向量的全局最小集中的n
ms
个元素，生成2nm对候选路径，其中，所述2nm对候选路径具有不同偏移量；
9.s3、基于所述2nm对候选路径对中间信息向量进行初始化；其中，所述中间信息向
量包括中间llr信息向量和中间符号信息向量；
10.s4、基于最大值排序法，对初始化后的中间信息向量进行更新；
11.s5、将更新过的中间信息向量作为输出信息向量。
12.可选地，所述s2中的生成的2nm对候选路径包括4种不同的偏移量，分别为0、1、2和3；
13.其中，偏移量为0的候选路径共1对；偏移量为1的候选路径共n
ms
对；偏移量为2的候选路径共nm对；偏移量为3的候选路径共n
m-n
ms-1对。
14.可选地，所述偏移量为2的候选路径共nm对的获取方式包括：
15.通过全局最小集a
p
中前s个具有最小llr值的元素任意两两组合而成；或者，
16.两个组合元素分别来自于全局最小集a
p
的前s个元素和后n
ms-s个元素；
17.其中，两个组合元素不来自于同一个输入信息向量。
18.可选地，所述s3中的中间信息向量的nm个元素位置被分为冻结位和浮动位两类；
19.其中，所述冻结位的元素的长度为nf，所述浮动位的长度为n
m-nf，其中，nf＝1+t1+t2；
20.冻结位的nf元素由偏移量为0的1对候选路径、t1个偏移量为1的、llr值小于第一预设阈值的候选路径以及t2个偏移量为2的、llr值小于第二预设阈值的候选路径进行初始化；n
m-nf个浮动位的元素由余下的偏移量为1和偏移量为2的候选元素进行初始化。
21.可选地，所述s4的基于最大值排序法，对初始化后的中间信息向量进行更新，包括：
22.计算初始化后的中间信息向量元素中的最大llr值，并记录所述最大llr值对应的位置；
23.将剩余的nm个候选路径的llr值逐个与所述最大llr值进行对比，如果当前参与比较的候选路径的llr值小于所述最大llr值，则使用当前参与比较的候选路径的llr值替换中间信息向量中所述最大llr值对应的位置的元素值，并重新计算更新后的中间信息向量的最大llr值；如果当前参与比较的候选路径的llr值大于或等于所述最大llr值，则舍弃当前参与比较的候选路径。
24.另一方面，提供了一种基于全局最小集的多元ldpc码最小和译码装置，该装置应用于基于全局最小集的多元ldpc码最小和译码方法，该装置包括：
25.建立模块，用于根据dc个输入信息向量，为每对输出信息向量建立全局最小集a
p
，其中，dc表示行重，所述输入信息向量包括第一llr信息向量u
pi
和第一符号信息向量β
pi
，所述每对输出信息向量包括第二llr信息向量v
ip
和第二符号信息向量β
ip
，1≤p≤dc，|a
p
|＝n
ms
；
26.生成模块，用于根据输出信息向量的全局最小集中的n
ms
个元素，生成2nm对候选路径，其中，所述2nm对候选路径具有不同偏移量；
27.初始化模块，用于基于所述2nm对候选路径对中间信息向量进行初始化；其中，所述中间信息向量包括中间llr信息向量和中间符号信息向量；
28.更新模块，用于基于最大值排序法，对初始化后的中间信息向量进行更新；
29.输出模块，用于将更新过的中间信息向量作为输出信息向量。
30.可选地，所述s2中的生成的2nm对候选路径包括4种不同的偏移量，分别为0、1、2和
3；
31.其中，偏移量为0的候选路径共1对；偏移量为1的候选路径共n
ms
对；偏移量为2的候选路径共nm对；偏移量为3的候选路径共n
m-n
ms-1对。
32.可选地，所述生成模块，进一步用于：
33.通过全局最小集a
p
中前s个具有最小llr值的元素任意两两组合而成；或者，
34.两个组合元素分别来自于全局最小集a
p
的前s个元素和后n
ms-s个元素；
35.其中，两个组合元素不来自于同一个输入信息向量。
36.可选地，所述s3中的中间信息向量的nm个元素位置被分为冻结位和浮动位两类；
37.其中，所述冻结位的元素的长度为nf，所述浮动位的长度为n
m-nf，其中，nf＝1+t1+t2；
38.冻结位的nf元素由偏移量为0的1对候选路径、t1个偏移量为1的、llr值小于第一预设阈值的候选路径以及t2个偏移量为2的、llr值小于第二预设阈值的候选路径进行初始化；n
m-nf个浮动位的元素由余下的偏移量为1和偏移量为2的候选元素进行初始化。
39.可选地，所述更新模块，进一步用于：
40.计算初始化后的中间信息向量元素中的最大llr值，并记录所述最大llr值对应的位置；
41.将剩余的nm个候选路径的llr值逐个与所述最大llr值进行对比，如果当前参与比较的候选路径的llr值小于所述最大llr值，则使用当前参与比较的候选路径的llr值替换中间信息向量中所述最大llr值对应的位置的元素值，并重新计算更新后的中间信息向量的最大llr值；如果当前参与比较的候选路径的llr值大于或等于所述最大llr值，则舍弃当前参与比较的候选路径。
42.另一方面，提供了一种电子设备，所述电子设备包括处理器和存储器，所述存储器中存储有至少一条指令，所述至少一条指令由所述处理器加载并执行以实现上述基于全局最小集的多元ldpc码最小和译码方法。
43.另一方面，提供了一种计算机可读存储介质，所述存储介质中存储有至少一条指令，所述至少一条指令由处理器加载并执行以实现上述基于全局最小集的多元ldpc码最小和译码方法。
44.本发明实施例提供的技术方案带来的有益效果至少包括：
45.本发明基于全局最小集的全并行最小和译码算法，可并行更新属于同一校验节点的所有输出信息向量，取得了至少下述四点有益效果：
46.(1)本发明评估了足够多的候选元素，译码性能和ems算法相同；
47.(2)本发明在行信息更新过程中引入全局最小集，使得连接于同一个校验节点的dc个行信息同时进行更新，有效提高了译码延时性能；
48.(3)本发明并没有采用向前向后的更新策略，因此无需存储中间信息，空间复杂度较低；
49.(4)本发明在建立全局最小集时所需的比较运算较少，可以获得与ems算法相当或更低的计算复杂度。
附图说明
50.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
51.图1是本发明实施例提供的一种基于全局最小集的多元ldpc码最小和译码方法流程图；
52.图2是本发明实施例提供的输出llr信息向量v
i1
的全局最小集的实例示意图；
53.图3是本发明实施例提供的一种复杂度较低的全局最小集生成流程图；
54.图4是本发明实施例提供的一种相对最可靠路径具有不同偏移量的候选路径实例示意图；
55.图5是本发明实施例提供的基于最大值的候选路径筛选策略实例示意图；
56.图6是本发明提出的一种基于全局最小集的最小和译码算法的误比特(ber)性能对比示意图；
57.图7是本发明实施例提供的一种基于全局最小集的多元ldpc码最小和译码装置框图；
58.图8是本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
59.为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
60.本发明实施例提供了一种基于全局最小集的多元ldpc码最小和译码方法，该方法可以由电子设备实现，该电子设备可以是终端或服务器。如图1所示的基于全局最小集的多元ldpc码最小和译码方法流程图，该方法的处理流程可以包括如下的步骤：
61.s1、根据dc个输入信息向量，为每对输出信息向量建立全局最小集a
p
。
62.其中，dc表示行重，输入信息向量包括第一llr信息向量u
pi
和第一符号信息向量β
pi
，每对输出信息向量包括第二llr信息向量v
ip
和第二符号信息向量β
ip
，1≤p≤dc，|a
p
|＝n
ms
。图2给出了输出llr信息向量v
i1
的全局最小集的一个实例(dc＝12和q＝64)。
63.一种可行的实施方式中，图3给出了输出llr信息向量全局最小集的步骤流程，但是，直接为每对输出信息向量建立全局最小集势必为增加计算复杂度。为了降低选取全局最小集元素的计算复杂度，并考虑到存在一个信息向量中有多个元素被选入全局最小集的情况，本发明从这dc个具有q个元素的输入llr信息向量中，首先选取2n
ms
个最可靠或llr值最小的元素，其中，这2h
ms
个元素不包括dc个输出信息向量中llr值最小的元素。然后，根据这2n
ms
个元素来源于哪条输入信息向量能够方便地为dc对输出信息向量构造全局最小集，每个最小集包含n
ms
个元素。
64.s2、根据输出信息向量的全局最小集中的n
ms
个元素，生成2nm对候选路径。
65.其中，2nm对候选路径具有不同偏移量。
66.一种可行的实施方式中，图4给出了相对最可靠路径具有不同偏移量的候选路径。图4中的实线、虚线和点划线分别表示偏移量为0(可称为最可靠路径)、偏移量为1和偏移量
为2的候选路径。研究发现，偏移量大于4的候选路径对后续的信息迭代更新没有影响。
67.因此，s2中的生成的2nm对候选路径包括4种不同的偏移量，分别为0、1、2和3，其中：
68.(1)偏移量为0的候选路径共1对，也可以称为最可靠路径。
69.(2)偏移量为1的候选路径共n
ms
对，直接由全局最小集中的n
ms
个元素构成。
70.(3)偏移量为2的候选路径共nm对，通过两种组合方式得到，具体地，可以包括：通过全局最小集a
p
中前s个具有最小llr值的元素任意两两组合而成；或者，两个组合元素分别来自于全局最小集a
p
的前s个元素和后n
ms-s个元素；其中，两个组合元素不来自于同一个输入信息向量。
71.(4)偏移量为3的候选路径共n
m-n
ms-1对，其通过全局最小集中的三个元素组合得到。同样，需要注意的是这3个组合元素的任意两个均不能来自于同一个输入信息向量。
72.s3、基于2nm对候选路径对中间信息向量进行初始化。
73.其中，中间信息向量包括中间llr信息向量和中间符号信息向量。
74.一种可行的实施方式中，每个中间信息向量共包含nm个元素，为降低后续筛选过程的运算复杂度，每个中间信息向量的nm个元素位置被分为两类：冻结位和浮动位，其中，冻结位的元素的长度为nf，浮动位的长度为n
m-nf，其中，nf＝1+t1+t2；图5所示的中间信息向量中就划分了冻结位和浮动位。
75.冻结位的nf元素由偏移量为0的1对候选路径、t1个偏移量为1的、llr值小于第一预设阈值的候选路径以及t2个偏移量为2的、llr值小于第二预设阈值的候选路径进行初始化；n
m-nf个浮动位的元素由余下的偏移量为1和偏移量为2的候选元素进行初始化。冻结位的元素无需参与后续的排序筛选过程，能够有效降低译码复杂度。
76.s4、基于最大值排序法，对初始化后的中间信息向量进行更新。
77.一种可行的实施方式中，由于无需保证输出的第二llr信息向量元素的有序性，因此只需从2nm候选路径中确定出nm个具有最小llr值的候选路径即可。为了高效实施这一筛选过程以降低译码复杂度，本发明提出一种基于最大值的排序方法来完成对输出信息向量的更新，其特征如图5所示，具体可以包括以下步骤：
78.首先，计算初始化后的中间信息向量元素中的最大llr值，并记录最大llr值对应的位置。
79.然后，将剩余的nm个候选路径的llr值逐个与最大llr值进行对比，如果当前参与比较的候选路径的llr值小于最大llr值，则使用当前参与比较的候选路径的llr值替换中间信息向量中最大llr值对应的位置的元素值，并重新计算更新后的中间信息向量的最大llr值；如果当前参与比较的候选路径的llr值大于或等于最大llr值，则舍弃当前参与比较的候选路径。
80.需要注意的是，在每次计算最大值时，只需考虑浮动位，无需考虑冻结位的元素以有效降低运算复杂度。
81.s5、将更新过的中间信息向量作为输出信息向量。
82.一种可行的实施方式中，由于s2产生的2nm对候选路径中可能存在相同的符号信息且在实际过程中有可能产生小于2nm对候选元素，最后输出信息向量中更新的有效元素个数可能小于nm。因此需要记录输出信息向量实际有效的元素个数。
83.图6给出了本发明提出的一种基于全局最小集的最小和译码算法的误比特(ber)性能，码字为(64，32)，进制为256，可以看出本发明译码方法可获得与ems算法几乎相同的纠错性能。
84.本发明基于全局最小集的全并行最小和译码算法，可并行更新属于同一校验节点的所有输出信息向量，取得了至少下述四点有益效果：
85.(1)本发明评估了足够多的候选元素，译码性能和ems算法相同；
86.(2)本发明在行信息更新过程中引入全局最小集，使得连接于同一个校验节点的dc个行信息同时进行更新，有效提高了译码延时性能；
87.(3)本发明并没有采用向前向后的更新策略，因此无需存储中间信息，空间复杂度较低；
88.(4)本发明在建立全局最小集时所需的比较运算较少，可以获得与ems算法相当或更低的计算复杂度。
89.图7是根据一示例性实施例示出的一种基于全局最小集的多元ldpc码最小和译码装置框图。参照图7，该装置700包括建立模块710、生成模块720、初始化模块730、更新模块740以及输出模块750，其中：
90.建立模块710，用于根据dc个输入信息向量，为每对输出信息向量建立全局最小集a
p
，其中，dc表示行重，所述输入信息向量包括第一llr信息向量u
pi
和第一符号信息向量β
pi
，所述每对输出信息向量包括第二llr信息向量v
ip
和第二符号信息向量β
ip
，1≤p≤dc，|a
p
|＝n
ms
；
91.生成模块720，用于根据输出信息向量的全局最小集中的n
ms
个元素，生成2nm对候选路径，其中，所述2nm对候选路径具有不同偏移量；
92.初始化模块730，用于基于所述2nm对候选路径对中间信息向量进行初始化；其中，所述中间信息向量包括中间llr信息向量和中间符号信息向量；
93.更新模块740，用于基于最大值排序法，对初始化后的中间信息向量进行更新；
94.输出模块750，用于将更新过的中间信息向量作为输出信息向量。
95.可选地，所述s2中的生成的2nm对候选路径包括4种不同的偏移量，分别为0、1、2和3；
96.其中，偏移量为0的候选路径共1对；偏移量为1的候选路径共n
ms
对；偏移量为2的候选路径共nm对；偏移量为3的候选路径共n
m-n
ms-1对。
97.可选地，所述生成模块720，进一步用于：
98.通过全局最小集a
p
中前s个具有最小llr值的元素任意两两组合而成；或者，
99.两个组合元素分别来自于全局最小集a
p
的前s个元素和后n
ms-s个元素；
100.其中，两个组合元素不来自于同一个输入信息向量。
101.可选地，所述s3中的中间信息向量的nm个元素位置被分为冻结位和浮动位两类；
102.其中，所述冻结位的元素的长度为nf，所述浮动位的长度为n
m-nf，其中，nf＝1+t1+t2；
103.冻结位的nf元素由偏移量为0的1对候选路径、t1个偏移量为1的、llr值小于第一预设阈值的候选路径以及t2个偏移量为2的、llr值小于第二预设阈值的候选路径进行初始化；n
m-nf个浮动位的元素由余下的偏移量为1和偏移量为2的候选元素进行初始化。
104.可选地，所述更新模块740，进一步用于：
105.计算初始化后的中间信息向量元素中的最大llr值，并记录所述最大llr值对应的位置；
106.将剩余的nm个候选路径的llr值逐个与所述最大llr值进行对比，如果当前参与比较的候选路径的llr值小于所述最大llr值，则使用当前参与比较的候选路径的llr值替换中间信息向量中所述最大llr值对应的位置的元素值，并重新计算更新后的中间信息向量的最大llr值；如果当前参与比较的候选路径的llr值大于或等于所述最大llr值，则舍弃当前参与比较的候选路径。
107.本发明基于全局最小集的全并行最小和译码算法，可并行更新属于同一校验节点的所有输出信息向量，取得了至少下述四点有益效果：
108.(1)本发明评估了足够多的候选元素，译码性能和ems算法相同；
109.(2)本发明在行信息更新过程中引入全局最小集，使得连接于同一个校验节点的dc个行信息同时进行更新，有效提高了译码延时性能；
110.(3)本发明并没有采用向前向后的更新策略，因此无需存储中间信息，空间复杂度较低；
111.(4)本发明在建立全局最小集时所需的比较运算较少，可以获得与ems算法相当或更低的计算复杂度。
112.图8是本发明实施例提供的一种电子设备800的结构示意图，该电子设备800可因配置或性能不同而产生比较大的差异，可以包括一个或一个以上处理器(central processing units，cpu)801和一个或一个以上的存储器802，其中，所述存储器802中存储有至少一条指令，所述至少一条指令由所述处理器801加载并执行以实现上述基于全局最小集的多元ldpc码最小和译码方法的步骤。
113.在示例性实施例中，还提供了一种计算机可读存储介质，例如包括指令的存储器，上述指令可由终端中的处理器执行以完成上述基于全局最小集的多元ldpc码最小和译码方法。例如，所述计算机可读存储介质可以是rom、随机存取存储器(ram)、cd-rom、磁带、软盘和光数据存储设备等。
114.本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
115.以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。