一种支持高功率模式的射频开关电路、芯片及其电子设备的制作方法

1.本发明涉及一种支持高功率模式的射频开关电路，同时也涉及包括该射频开关电路的芯片及相应的电子设备，属于射频电路技术领域。


背景技术：

2.在通信技术领域中，射频开关电路作为射频前端模块中的重要组成部分之一，其作用是准确切换和控制射频信号的传输路径，选通相应的射频通路，在无线通信系统共用天线的情况下，实现射频信号的接收/发射。
3.通常，第五代(5g)通信系统对于射频开关电路的性能指标要求，是具有更大的功率输出能力(即支持高功率模式)、更高的隔离度、更好的线性度以及更低的插入损耗，同时希望射频开关电路具有较小的芯片尺寸和较低的生产成本。在现有技术中，提高射频开关电路的功率输出能力的方法一般为晶体管堆叠法。在该方法中，射频开关电路由多个开关晶体管单元串联形成。其典型电路如图1所示，射频开关电路由开关晶体管m1、m2
……
及mn(n为正整数，并且n≥3)串联形成，其中，开关晶体管m1的漏极连接射频开关电路的信号输入端rfin，开关晶体管mn的源极连接射频开关电路的信号输出端rfout。栅极偏置电压vg通过各栅极偏置电阻rg分别与各开关晶体管的栅极连接，体极偏置电压vb通过各体极偏置电阻rb分别与各开关晶体管的体极连接，各开关晶体管的漏极与源极之间分别并联一个通路电阻rds。该射频开关电路虽然可以提高功率输出能力，但仍然存在两方面的问题：一方面，射频开关电路的电压摆幅(voltage swing)在开关晶体管层叠链中的分布不均匀，从而导致射频开关电路的功率输出能力的提高受到限制；另一方面，射频开关电路中堆叠的开关晶体管的数量增加会造成插入损耗的增大，以及射频开关电路所占用芯片面积的增加。
4.在申请号为201510579440.1的中国专利申请中，公开了一种射频开关体偏置电路，其特点是层叠开关管体端通过二极管进行偏置后短接栅端。该技术方案可以改善高功率信号电压在层叠开关管源体及漏体pn结间自举耦合效应，从而改善天线开关高功率线性度。另外，在国际公布号为wo2020/125816a1的pct申请中，公开了一种射频开关电路。该射频开关电路通过在第一端口和第二端口之间设置至少一个开关单元形成的开关链路，将每个开关单元分别连接第一偏置电路和第二偏置电路，并进一步调整各开关单元的mos晶体管之间的寄生电容和第三电容的比值、各开关单元的mos晶体管的尺寸以及和第三电容的比值，可以改善开关链路上电压分布的均匀性，提高射频开关电路的整体耐压能力。


技术实现要素：

5.本发明所要解决的首要技术问题在于提供一种支持高功率模式的射频开关电路。
6.本发明所要解决的另一技术问题在于提供一种包括上述射频开关电路的芯片及相应的电子设备。
7.为了实现上述目的，本发明采用下述的技术方案：
8.根据本发明实施例的第一方面，提供一种支持高功率模式的射频开关电路，由多
级开关晶体管单元串联组成；每级开关晶体管单元均包括第一晶体管、第二晶体管、第三晶体管，以及栅极偏置电阻和通路电阻；其中，
9.所述第一晶体管的栅极与所述栅极偏置电阻连接，所述栅极偏置电阻的另一端连接栅极偏置电压；所述第一晶体管的漏极与前一级开关晶体管单元中的第一晶体管的源极连接，所述第一晶体管的源极与后一级开关晶体管单元中的第一晶体管的漏极连接；
10.所述通路电阻的两端分别与所述第一晶体管的漏极和源极连接，所述第一晶体管的体极分别与所述第二晶体管的源极、所述第三晶体管的源极连接；所述第二晶体管的栅极与所述第一晶体管的源极连接，所述第三晶体管的栅极与所述第一晶体管的漏极连接。
11.其中较优地，所述第二晶体管的漏极与第二电阻连接，所述第二电阻的另一端与前一级开关晶体管单元中的第一晶体管的栅极连接；
12.所述第三晶体管的漏极与第三电阻连接，所述第三电阻的另一端与后一级开关晶体管单元中的第一晶体管的栅极连接。
13.其中较优地，所述第一晶体管的栅极分别与后一级开关晶体管单元中的第二电阻以及前一级开关晶体管单元中的第三电阻连接。
14.其中较优地，在多级开关晶体管单元的首级中还包括第五电阻和第一电容；
15.所述第五电阻的一端与该级开关晶体管单元中的第一晶体管的栅极连接，另一端与所述第一电容连接；
16.所述第一电容的另一端连接所述第一晶体管的漏极。
17.其中较优地，所述第一晶体管的漏极与射频开关电路的信号输入端连接。
18.其中较优地，在多级开关晶体管单元的末级中还包括第六电阻和第二电容；
19.所述第六电阻的一端与该级开关晶体管单元中的第一晶体管的栅极连接，另一端与所述第二电容连接；
20.所述第二电容的另一端连接所述第一晶体管的源极。
21.其中较优地，所述第一晶体管的源极与射频开关电路的信号输出端连接。
22.其中较优地，每级开关晶体管单元中的所述栅极偏置电阻依次相互串联后，再与所述栅极偏置电压连接。
23.根据本发明实施例的第二方面，提供一种射频开关芯片，该射频开关芯片中包括有上述的射频开关电路。
24.根据本发明实施例的第三方面，提供一种电子设备，该电子设备中包括有上述的射频开关电路。
25.在本发明所提供的支持高功率模式的射频开关电路中，一方面各级开关晶体管的栅极采用电阻结构与栅极偏置电压连接的技术方案。另一方面，各级开关晶体管的体极采用由开关晶体管和电阻组成偏置电路，并且，该偏置电路的末端与开关晶体管的栅极连接的技术方案，有效地改善了电压摆幅在各级开关晶体管层叠链中分布不均匀的现象，从而使得射频开关电路的非线性问题得到改善，插入损耗减小，功率输出能力得到明显提高。因此，本发明所提供的支持高功率模式的射频开关电路具有结构设计巧妙、生产成本较低，芯片尺寸较小，以及工作性能优异等有益效果。
附图说明
26.图1为现有技术中，一个典型的射频开关电路的电路原理图；
27.图2为本发明的第一实施例中，射频开关电路的电路原理图；
28.图3为本发明的第二实施例中，射频开关电路的电路原理图；
29.图4为本发明中，射频开关电路的二阶谐波的仿真测试对比图；
30.图5为本发明中，射频开关电路的三阶谐波的仿真测试对比图；
31.图6为本发明中，射频开关电路的插入损耗的仿真测试对比图；
32.图7为本发明中，射频开关电路的隔离度的仿真测试对比图；
33.图8为采用本发明提供的射频开关电路的电子设备的示意图。
具体实施方式
34.下面结合附图和具体实施例对本发明的技术方案做进一步的详细说明。
35.前已述及，当图1所示的现有射频开关电路处于关断状态时，由于元器件性能差异及电路结构等方面的原因，串联的各级晶体管的源极和漏极之间的电压差往往会出现分布不均匀的现象，并且随着输入射频信号的功率的增加，各级晶体管的漏极或源极与体极之间的电压差会逐渐增加。
36.具体地说，一方面，当晶体管的漏极电压vd升高，开始大于0并且达到一定值时，会造成漏极与体极之间的反向pn结产生直流电流，该直流电流会在体极偏置电阻rb上产生电压降，从而提高了体极电压vb。当晶体管的体极与源极之间的电压差升高并且达到一定值后，会将体极与源极之间的pn结导通，从而使得射频开关电路急剧产生大量谐波，形成严重的非线性问题，严重降低射频开关电路的功率输出能力。
37.另一方面，当晶体管的漏极电压vd降低，开始小于0并且达到一定值时，会造成源极与体极之间的反向pn结产生直流电流。该直流电流会在体极偏置电阻rb上产生电压降，从而提高了体极电压vb。当晶体管的体极与漏极之间的电压差升高达到一定值后，会将体极与漏极之间的pn结导通，从而使得射频开关电路急剧产生大量谐波，也形成严重的非线性问题，严重降低射频开关电路的功率输出能力。
38.由此可见，图1所示的采用晶体管堆叠法的射频开关电路，由于射频开关电路的电压摆幅在开关晶体管层叠链中的分布不均匀，从而导致射频开关电路的非线性问题增加，功率输出能力降低。
39.为了解决上述射频开关电路所存在的问题，如图2所示，本发明实施例提供了一种支持高功率模式的射频开关电路。该射频开关电路由n级(n为正整数，并且n≥3)开关晶体管单元串联组成，包括第一级开关晶体管单元(即首级开关晶体管单元，图2中所示为第1单元)、n－2个中间级开关晶体管单元(图2中所示为第2单元、第3单元
……
第i单元，其中i为大于1、小于n的正整数)和第n级开关晶体管单元(即末级开关晶体管单元，图2中所示为第n单元)。其中，第一级开关晶体管单元的输入端与射频开关电路的信号输入端rfin连接，第一级开关晶体管单元的输出端与n－2个中间级开关晶体管单元中的首级单元的输入端连接。在n－2个中间级开关晶体管单元中，各个单元之间相互串联，
……
依此类推。第n－1个中间级开关晶体管单元的输出端与第n级(即末级)开关晶体管单元的输入端连接，第n级开关晶体管单元的输出端与射频开关电路的信号输出端rfout连接。其中，本发明各实施例中
所说的晶体管优选为nmos晶体管，但也可以是pmos晶体管。
40.如图2所示，在本发明的第一实施例中，第一级开关晶体管单元包括第一晶体管m1、第二晶体管m1a、第三晶体管m1b，以及第一电阻rg1(作为栅极偏置电阻)、第二电阻r1a、第三电阻r1b、第四电阻rds1(作为通路电阻)和第五电阻r1，以及第一电容c1。其中，第一晶体管m1的栅极一方面分别与第一电阻rg1、第五电阻r1连接，另一方面与后一级开关晶体管单元(即中间级开关晶体管单元中的第1个)中的第二电阻r2a连接。第一电阻rg1的另一端与栅极偏置电压vg连接，第五电阻r1的另一端与第一电容c1及第二电阻r1a连接。第一晶体管m1的漏极与射频开关电路的信号输入端rfin以及第一电容c1的另一端连接。第一晶体管m1的源极与后一级开关晶体管单元(即中间级开关晶体管单元中的第1个)中的第一晶体管m2的漏极连接。第四电阻rds1的两端分别与第一晶体管m1的漏极和源极连接。第一晶体管m1的体极分别与第二晶体管m1a的源极、第三晶体管m1b的源极连接。第二晶体管m1a的栅极与第一晶体管m1的源极连接，第三晶体管m1b的栅极与第一晶体管m1的漏极连接。第二晶体管m1a的漏极与第二电阻r1a的另一端连接，第三晶体管m1b的漏极与第三电阻r1b连接，第三电阻r1b的另一端与第1个中间级开关晶体管单元中的第一晶体管m2的栅极连接。
41.其中，第一晶体管m1的体极通过第二晶体管m1a以及第二电阻r1a、第一电容c1；第三晶体管m1b以及第三电阻r1b组成的两个通路，分别连接至射频开关电路的信号输入端rfin，以及第1个中间级开关晶体管单元中的第一晶体管m2的栅极。另外，第一晶体管m1的体极也通过第二晶体管m1a以及第二电阻r1a、第五电阻r1组成的通路，连接至第一晶体管m1的栅极。
42.如图2所示，在本发明的第一实施例中，由于n－2个中间级开关晶体管单元的电路结构均相同，因此，这里以第i个(i为大于1、小于n的正整数)中间级开关晶体管单元为例进行具体说明。第i个中间级开关晶体管单元包括第一晶体管mi、第二晶体管mia、第三晶体管mib，以及第一电阻rgi(作为栅极偏置电阻)、第二电阻ria、第三电阻rib和第四电阻rdsi(作为通路电阻)。其中，第一晶体管mi的栅极一方面与第一电阻rgi连接，另一方面分别与后一级(即第i+1级)开关晶体管单元中的第二电阻r
(i+1)
a以及前一级(即第i-1级)开关晶体管单元中的第三电阻r
(i-1)
b连接。第一电阻rgi的另一端与栅极偏置电压vg连接。第一晶体管mi的漏极与前一级(即第i-1级)开关晶体管单元中的第一晶体管m
(i-1)
的源极连接。第一晶体管mi的源极与后一级(即第i+1级)开关晶体管单元中的第一晶体管m
(i+1)
的漏极连接。第四电阻rdsi的两端分别与第一晶体管mi的漏极和源极连接。第一晶体管mi的体极分别与第二晶体管mia的源极、第三晶体管mib的源极连接。第二晶体管mia的栅极与第一晶体管mi的源极连接，第三晶体管mib的栅极与第一晶体管mi的漏极连接。第二晶体管mia的漏极与第二电阻ria连接，第二电阻ria的另一端与前一级(即第i-1级)开关晶体管单元中的第一晶体管m
(i-1)
的栅极连接。第三晶体管mib的漏极与第三电阻rib连接，第三电阻rib的另一端与后一级(即第i+1级)开关晶体管单元中的第一晶体管m
(i+1)
的栅极连接。
43.其中，第一晶体管mi的体极通过第二晶体管mia以及第二电阻ria、第三晶体管mib以及第三电阻rib组成的两个通路，分别连接至前一级(即第i-1级)开关晶体管单元中的第一晶体管m
(i-1)
的栅极，以及后一级(即第i+1级)开关晶体管单元中的第一晶体管m
(i+1)
的栅极。
44.如图2所示，在本发明的第一实施例中，第n级(末级)开关晶体管单元包括第一晶
体管mn、第二晶体管mna、第三晶体管mnb，以及第一电阻rgn(作为栅极偏置电阻)、第二电阻rna、第三电阻rnb、第四电阻rdsn(作为通路电阻)和第六电阻r2，以及第二电容c2。其中，第一晶体管mn的栅极一方面分别与第一电阻rgn、第六电阻r2连接，另一方面与前一级(即第n－1级)开关晶体管单元中的第三电阻r
(n－1)
b连接。第一电阻rgn的另一端与栅极偏置电压vg连接。第六电阻r2的另一端与第二电容c2及第三电阻rnb连接。第一晶体管mn的漏极与前一级(即第n－1级)开关晶体管单元中的第一晶体管m
(n－1)
的源极连接。第一晶体管mn的源极与射频开关电路的信号输出端rfout以及第二电容c2的另一端连接。第四电阻rdsn的两端分别与第一晶体管mn的漏极和源极连接。第一晶体管mn的体极分别与第二晶体管mna的源极、第三晶体管mnb的源极连接。第二晶体管mna的栅极与第一晶体管mn的源极连接，第三晶体管mnb的栅极与第一晶体管mn的漏极连接。第二晶体管mna的漏极与第二电阻rna连接，第二电阻rna的另一端与前一级(即第n－1级)开关晶体管单元中的第一晶体管m
(n－1)
的栅极连接。第三晶体管mnb的漏极与第三电阻rnb的另一端连接。
45.其中，第一晶体管mn的体极通过第二晶体管mna以及第二电阻rna；第三晶体管mnb以及第三电阻rnb、第二电容c2组成的两个通路，分别连接至前一级(即第n－1级)开关晶体管单元中的第一晶体管m
(n－1)
的栅极，以及射频开关电路的信号输出端rfout。另外，第一晶体管mn的体极也通过第三晶体管mnb以及第三电阻rnb、第六电阻r2组成的通路，连接至第一晶体管mn的栅极。
46.需要说明的是，上述实施例所示的射频开关电路还可以有多种形式的变形例。例如在图3所示的第二实施例中，该射频开关电路由n级(n为正整数，并且n≥3)开关晶体管单元串联构成，包括第一级开关晶体管单元、n－2个中间级开关晶体管单元和第n级(末级)开关晶体管单元。与图2所示的第一实施例的不同之处在于：在第一实施例中，各级开关晶体管单元中的第一晶体管的栅极偏置电阻分别与栅极偏置电压vg直接连接；在图3所示的第二实施例中，各级开关晶体管单元中的第一晶体管的栅极偏置电阻依次相互串联后，再与栅极偏置电压vg连接。除此之外，第一实施例和第二实施例的其它电路结构均完全相同，在此就不具体赘述了。
47.下面，对上述各个实施例所提供的射频开关电路的工作原理进行详细的分析说明。
48.在本发明所提供的射频开关电路中，各级开关晶体管单元的工作状态均相同或者相似。因此，这里以第一级开关晶体管单元为例来进行详细说明。
49.如图2所示，当射频开关电路处于导通状态时，第一晶体管m1处于导通状态，节点3和节点4处的交流电压近似相等。由于第一晶体管m1的栅极和漏极之间的寄生电容与栅极和源极之间的寄生电容近似相等，因此，节点2处的交流电压与节点4和节点3处的交流电压也近似相等。同时，节点1处的交流电压与节点4、节点3和节点2处的交流电压也相等。此时，节点2和节点1处存在正的栅极偏置电压vg，而节点3和节点4处的直流电压为0，第二晶体管m1a及第三晶体管m1b均处于关断状态。因此，第一晶体管m1的体极与源极、漏极之间的pn结不会出现由于体极直流电压升高而导通的现象，同时，也避免了由于第一晶体管m1的栅极交流电压变低而造成的导通电阻变大、插入损耗增加的问题。
50.当射频开关电路处于关断状态时，第一晶体管m1处于关断状态，节点2和节点1处存在负的栅极偏置电压vg，节点3和节点4处的直流电压为0。此时，第二晶体管m1a及第三晶
体管m1b处于导通状态，因此，第一晶体管m1的体极偏置电压近似等于该栅极偏置电压vg。
51.在本发明的一个实施例中，分别设置第二电阻r1a的电阻值为千欧姆级别、第五电阻r1的电阻值为千欧姆级别和第一电容c1的电容值为ff级别。当射频开关电路的信号输入端rfin输入射频信号时，节点5处的交流电压为节点3和节点4处的交流电压之和的一半，节点2处的交流电压为节点3和节点4处的交流电压之和的一半，也就是说此时，第一晶体管m1的栅极和体极的交流电压近似相等。
52.与图1所示的现有技术相比较，在本发明实施例所提供的射频开关电路中，一方面n级开关晶体管单元中的第一晶体管m1、m2、m3
……
mn的栅极和体极只存在向栅极方向的一条交流电流的泄漏通路，因此，输入的射频信号通过各级开关晶体管单元中的第一晶体管m1、m2、m3
……
mn的交流电流的比例增加。从正面来说，各级开关晶体管单元中的第一晶体管m1、m2、m3
……
mn的电压分布不均衡的现象得到改善；从反面来讲，各级开关晶体管单元中的第一晶体管m1、m2、m3
……
mn只有在更高的输入功率下，才有可能会出现体极的直流电压升高的现象。因此，本发明实施例所提供的射频开关电路有效改善了开关晶体管的非线性问题，提高了射频开关电路的功率输出能力。另一方面，由于各级开关晶体管单元中的第一晶体管的体极没有设置偏置电阻，因此，与图1所示的现有技术相比较，射频开关电路的插入损耗会明显降低。
53.需要说明的是，本发明中的各个实施例或变形例均采用相关的方式描述，各个实施例或变形例之间相同相似的部分互相参见即可，每个实施例或变形例重点说明的都是与其他实施例的不同之处，但它们都是基于射频开关电路的工作原理实现的，在此就不一一赘述了。
54.为了验证本发明实施例所提供的射频开关电路的优异性能，发明人对图1所示的现有技术方案与图2或图3所示的本发明实施例所提供的技术方案进行了多项对比仿真测试。
55.图4所示为射频开关电路的二阶谐波的仿真测试结果，其中横坐标为射频功率，纵坐标为二阶谐波值。从图2中可以看出，当输入的射频功率达到某个功率阈值后，现有技术方案中的射频开关电路会发生谐波突变，非线性急剧变差。而本发明实施例所提供的射频开关电路，同样在此输入功率的阈值下，谐波特性仍然处于线性增长的范围内。
56.图5所示为射频开关电路的三阶谐波的仿真测试结果，其中横坐标为射频功率，纵坐标为三阶谐波值。从图5中可以看出，当输入的射频功率达到某个功率阈值后，现有技术方案中的射频开关电路会发生谐波突变，非线性急剧变差。而本发明实施例所提供的射频开关电路，同样在此输入功率的阈值下，谐波特性仍然处于线性增长的范围内。
57.图6所示为射频开关电路的插入损耗的仿真测试结果，其中横坐标为射频信号的频率，纵坐标为插入损耗。从图6中可以看出，在频率0.2ghz～6ghz范围内，本发明实施例所提供的射频开关电路的插入损耗，都非常明显地优于现在技术方案中的插入损耗。
58.图7所示为射频开关电路的隔离度的仿真测试结果，其中横坐标为射频信号的频率，纵坐标为隔离度。从图7中可以看出，在频率0.2ghz～6ghz范围内，本发明实施例所提供的射频开关电路的隔离度与现有技术方案中的射频开关电路的隔离度非常接近，基本不发生变化。
59.本发明实施例还提供一种集成电路芯片。该集成电路芯片包括上述实施例所提供
的支持高功率模式的射频开关电路，用在无线通信系统中的射频前端模块中，其作用是准确切换和控制射频信号的传输路径，选通相应的射频通路。对于该集成电路芯片中的射频开关电路的具体结构，在此不再一一详述。
60.另外，本发明所提供的射频开关电路还可以被用在电子设备中，作为通信组件的重要组成部分。这里所说的电子设备是指可以在移动环境中使用，支持gsm、edge、td_scdma、tdd_lte、fdd_lte、5g等多种通信制式的计算机设备，包括移动电话、笔记本电脑、平板电脑、车载电脑等。此外，本发明所提供的技术方案也适用于其他通信组件应用的场合，例如通信基站等。
61.如图8所示，该电子设备至少包括处理器和存储器，还可以根据实际需要进一步包括通信组件、传感器组件、电源组件、多媒体组件及输入/输出接口。其中，存储器、通信组件、传感器组件、电源组件、多媒体组件及输入/输出接口均与该处理器连接。存储器可以是静态随机存取存储器(sram)、电可擦除可编程只读存储器(eeprom)、可擦除可编程只读存储器(eprom)、可编程只读存储器(prom)、只读存储器(rom)、磁存储器、快闪存储器等，处理器可以是中央处理器(cpu)、图形处理器(gpu)、现场可编程逻辑门阵列(fpga)、专用集成电路(asic)、数字信号处理(dsp)芯片等。其它通信组件、传感器组件、电源组件、多媒体组件等均可以采用通用部件实现，在此就不具体说明了。
62.通过上述实施例对本发明技术方案的具体描述可以看出，本发明所提供的支持高功率模式的射频开关电路中，一方面各级开关晶体管的栅极采用电阻结构与栅极偏置电压连接的技术方案。另一方面，各级开关晶体管的体极采用由开关晶体管和电阻组成偏置电路，并且，该偏置电路的末端与开关晶体管的栅极连接的技术方案，有效地改善了电压摆幅在各级开关晶体管层叠链中分布不均匀的现象，从而使得射频开关电路的非线性问题得到改善，插入损耗减小，功率输出能力得到明显提高。因此，本发明所提供的支持高功率模式的射频开关电路具有结构设计巧妙、生产成本较低，芯片尺寸较小，以及工作性能优异等有益效果。
63.以上对本发明所提供的支持高功率模式的射频开关电路、芯片及其电子设备进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质内容的前提下对它所做的任何显而易见的改动，都将属于本发明专利权的保护范围。