半导体结构的形成方法与流程

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

背景技术：

1、半导体集成电路(ic)行业经历了快速增长。集成电路行业在材料和设计方面的技术进步已经产生了一代又一代的集成电路。每一代都有比前一代更小且更复杂的电路。但是，这些进步增加了加工和制造集成电路的复杂性，为了实现这些进步，在集成电路加工和制造方面也需要有类似的发展。在集成电路的发展过程中，功能密度(即每个芯片面积上的互连器件数量)逐渐提高，而几何尺寸(即使用制造工艺可以制造的最小元件)却在逐步减小。

2、一种类型的电容器是金属-绝缘体-金属(metal insulator metal，mim)电容器，通常用于混合信号器件和逻辑器件(如嵌入式存储器和射频器件等)中。mim电容器通常用于在各种半导体器件中储存电荷。目前，为了满足高性能计算机(high performancecomputing，hpc)高性能计算的性能需求，mim电容的电容密度也在逐渐增加，一般一层绝缘体可以提供20ff/um^2的电容，对于需要提供较高电容(例如300ff/um^2)的mim电容器，目前的做法就是堆叠，详情如专利us9627312b2所述，而传统的mim电容器，一个极板就需要一张光罩，堆叠多层极板就需要更多的光罩。如图1所示，传统mim电容的结构包括：自下而上依次堆叠的底部电极层21、介质层20以及顶部电极层22，然而每个电极层的形貌不同，都需要采用不同的光罩形成，电极层的个数越多，所需的光罩也越多，从而mim电容的形成方法较为复杂，工艺成本较高。

技术实现思路

1、本发明实施例解决的问题是提供一种半导体结构的形成方法，能够节约工艺光罩，从而节约工艺成本。

2、为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，基底上形成有电极叠层，包括多个沿纵向依次交替堆叠的第一电极层和第二电极层，相邻第一电极层和第二电极层之间形成有第一介质层；形成贯穿电极叠层的第一通孔，第一通孔呈矩形或方形且改善电容；去除第一通孔侧壁暴露的部分宽度的第二电极层，形成第一沟槽；形成贯穿电极叠层的第二通孔，第二通孔呈矩形或方形且改善电容；去除第二通孔侧壁暴露的部分宽度的第一电极层，形成第二沟槽；在第一沟槽中形成第一隔离层；在第二沟槽中形成第二隔离层；在第一通孔中形成与第一电极层电连接的第一电连接结构，第一互连结构与第二电极层通过第一隔离层相隔离；在第二通孔中形成与第二电极层电连接的第二电连接结构，第二互连结构与第一电极层通过第二隔离层相隔离。

3、与现有技术相比，本发明实施例的技术方案具有以下优点：

4、本发明实施例提供的半导体结构的形成方法中，基底上形成有电极叠层，包括多个沿纵向依次交替堆叠的第一电极层和第二电极层，相邻第一电极层和第二电极层之间形成有第一介质层，形成贯穿电极叠层的第一通孔，去除第一通孔侧壁暴露的部分宽度的第二电极层，形成第一沟槽，形成贯穿电极叠层的第二通孔，去除第二通孔侧壁暴露的部分宽度第一电极层，形成第二沟槽，在第一沟槽中形成第一隔离层，在第二沟槽中形成第二隔离层，在第一通孔中形成与第一电极层电连接的第一互连结构，第一互连结构与第二电极层通过第一隔离层相隔离，在第二通孔中形成与第二电极层电连接的第二互连结构，第二互连结构与第一电极层通过第二隔离层相隔离；本发明实施例中，相邻第一电极层和第二电极层、以及位于两者之间的第一介质层均构成电容器，有利于提高等效电容密度，而且，第一电极层和第二电极层在纵向上依次堆叠，从而有利于节约形成电极叠层时的光罩，进而节约工艺成本。

技术特征：

1.一种半导体结构的形成方法，其特征在于，包括：

2.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成第一沟槽和第二沟槽后，在同一步骤中形成所述第一隔离层和第二隔离层；

3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一沟槽后，形成贯穿所述电极叠层的第二通孔；

4.如权利要求1或3所述的半导体结构的形成方法，其特征在于，在形成第一沟槽和第二沟槽后，在同一步骤中形成所述第一隔离层和第二隔离层；

5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一掩膜层和第二掩膜层的材料均包括平坦化材料。

6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述平坦化材料包括：无定形碳、有机介电层材料、底部抗反射涂层材料、介电抗反射层材料、深紫外光吸收氧化硅材料或者含硅的抗反射涂层材料。

7.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一沟槽中形成第一隔离层，在所述第二沟槽中形成第二隔离层的步骤包括：形成填充所述第一沟槽和第二沟槽、且覆盖所述第一通孔侧壁和底部、所述第二通孔侧壁和底部、以及所述电极叠层顶部的隔离材料层；

8.如权利要求7所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺形成所述隔离材料层。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，在同一步骤中形成所述第一电连接结构和第二电连接结构。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，形成贯穿所述电极叠层的第一通孔、以及形成贯穿所述电极叠层的第二通孔之前，还包括：

11.如权利要求10所述的半导体结构的形成方法，其特征在于，形成所述第一电连接结构和第二电连接结构的步骤包括：形成覆盖所述第二介质层、填充所述第一通孔和第二通孔的电连接结构材料层；

12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤之前，还包括：形成覆盖所述基底的叠层材料层，包括多个沿纵向依次交替堆叠的第一电极层和第二电极层，相邻所述第一电极层和第二电极层之间形成有第一介质层；

13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述基底和电极叠层之间形成有刻蚀停止层；

14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一隔离层的材料包括sio2、sin、sion、sioc、sicn和sicon中的一种或多种中的任意一种或多种；所述第二隔离层的材料包括sio2、sin、sion、sioc、sicn和sicon中的任意一种或多种。

15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一电极层与第二电极层的材料不同，且具有刻蚀选择比。

16.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述第一通孔侧壁暴露的部分宽度的所述第二电极层的步骤中，采用刻蚀工艺去除部分所述第二电极层，且对所述第二电极层和第一电极层的刻蚀选择比大于或等于3；去除所述第二通孔侧壁暴露的部分宽度的所述第一电极层的步骤中，采用刻蚀工艺去除部分所述第一电极层，且对所述第一电极层和第二电极层的刻蚀选择比大于或等于3。

17.如权利要求1、15或16所述的半导体结构的形成方法，其特征在于，所述第一电极层的材料包括w、cu、co、tin、ti、ta、tan、ru、run和al中的一种或多种；所述第二电极层的材料包括w、cu、co、tin、ti、ta、tan、ru、run和al中的一种或多种。

18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一电连接结构的材料包括w、cu、co、tin、ti、ta、tan、ru、run和al中的一种或多种；所述第二电连接结构的材料包括w、cu、co、tin、ti、ta、tan、ru、run和al中的一种或多种。

19.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质层的材料包括hfo2、hfsio、tio2、hfzro、hfsion、hftao、hftio、ta2o5、zro2、zrsio2、al2o3、srtio3、basrtio和sin中的任意一种或多种。

技术总结
一种半导体结构的形成方法，包括：提供基底，基底上形成有电极叠层，包括多个依次交替堆叠的第一电极层和第二电极层，相邻第一电极层和第二电极层之间形成有第一介质层；形成贯穿电极叠层的第一通孔；去除第一通孔侧壁暴露的部分宽度的第二电极层，形成第一沟槽；形成贯穿电极叠层的第二通孔；去除第二通孔侧壁暴露的部分宽度的第一电极层，形成第二沟槽；在第一沟槽中形成第一隔离层；在第二沟槽中形成第二隔离层；在第一通孔中形成与第一电极层电连接的第一电连接结构；在第二通孔中形成与第二电极层电连接的第二电连接结构。本发明有利于节约形成电极叠层时的光罩，进而节约工艺成本。

技术研发人员：金吉松
受保护的技术使用者：中芯国际集成电路制造（上海）有限公司
技术研发日：
技术公布日：2024/3/5