一种存储芯片、其操作方法及电子设备与流程

本技术涉及存储，尤其涉及一种存储芯片、其操作方法及电子设备。

背景技术：

1、在动态随机存储器(dynamic random access memory,dram)等设有模拟电路的存储芯片中，需要设置反熔断电路来存储电路调优(trimming)参数和芯片信息，如电源电压和芯片版本等。

2、在相关技术中，存储芯片的每一个存储阵列(core)的四边都设有输入输出端(input output，io)，通常将反熔断电路设置在存储阵列的四边靠近输入输出端的位置。然而，由于反熔断电路占据的空间较大，增大了存储芯片的面积开销，导致存储芯片的存储密度较低。

技术实现思路

1、本技术实施例提供一种存储芯片、其操作方法及电子设备，用以增大存储芯片的存储密度。

2、第一方面，本技术实施例提供了一种存储芯片，该存储芯片可以包括：多层反熔断单元层，多条第一连接线，多条第二连接线，与多层反熔断单元层层叠设置的开关控制层，多条第一控制线以及多条第二控制线。上述多层反熔断单元层可以包括：多个存储电容串。

3、每一层反熔断单元层可以包括：多个存储电容。每一层反熔断单元层中的多个存储电容可以在该层所在平面内按照一定规律排布，即每一层反熔断单元层中不存在堆叠设置的存储电容。举例来说，本技术实施例中的存储电容可以为铁电电容，当然，存储电容也可以为其他类型的电容，此处不做限定。每一个存储电容串可以包括：分别位于不同的反熔断单元层的多个存储电容。

4、每一个存储电容可以包括：第一极和第二极，上述多条第一连接线与上述多层反熔断单元层一一对应，第一连接线连接对应的反熔断单元层中的各存储电容的第一极，即第一连接线连接的各存储电容位于同一反熔断单元层。第一连接线用于向连接的各存储电容的第一极提供电压。上述多条第二连接线与上述多个存储电容串一一对应，第二连接线连接对应的存储电容串中的各存储电容的第二极，即第二连接线连接的各存储电容位于同一存储电容串。第二连接线用于向连接的各存储电容的第二极提供电压。

5、开关控制层可以包括：分别与多条第二连接线对应的多个开关器件，开关器件可以包括：控制端，第一端及第二端，控制端与第一控制线连接，第一端与第二控制线连接，第二端与对应的第二连接线连接。第一控制线可以为字线(word line，wl)，第二控制线可以为位线(bit line，bl)，当然，在一些实施例中，第一控制线也可以为位线，第二控制线也可以为字线，此处不做限定。举例来说，开关器件可以为晶体管，第一端可以为晶体管的源极，第二端可以为晶体管的漏极，或者，第一端为漏极，第二端为源极，此处不做限定。当然，开关器件也可以为其他具有开关控制功能的元件，此处不做限定。

6、在具体实施时，可以将上述多层反熔断单元层构成的三维立体结构作为反熔断单元阵列，采用反熔断单元阵列可以存储电路调优(trimming)参数和芯片信息等数据。可以根据实际需要来设置反熔断单元层的层数和每层中各存储电容的排布方式，此处不做限定。

7、本技术实施例提供的存储芯片中，存储芯片包括多层反熔断单元层，每一层反熔断单元层包括多个存储电容，相比于相关技术中将多个晶体管作为存储单元，本技术实施例中将存储电容作为反熔断单元阵列的存储单元，存储电容更容易堆叠成三维结构，使反熔断单元阵列的结构更加紧凑，可以实现高密度的反熔断单元阵列，从而减小反熔断单元阵列面积开销，增大存储芯片的存储密度。

8、为了便于制作和读写控制，各层反熔断单元层中的存储电容的数量和排布方式可以设置为一致，开关控制层中的开关器件的数量和排布方式，可以与反熔断单元层中各存储电容的数量和排布方式一致。上述多层反熔断单元层包括多个存储电容串，每一个存储电容串中的各存储电容分别位于不同的反熔断单元层，也就是说，可以将垂直于反熔断单元层堆叠方向上的一排存储电容作为一个存储电容串，存储电容串中存储电容的数量可以与反熔断单元层的层数相等，存储电容串的数量和排布方式可以与同一层中各存储电容的数量和排布方式一致。每一个存储电容串与对应位置的开关器件可以构成1tnc(一个开关器件和n个存储电容)结构，可以构成结构较紧凑的反熔断单元阵列。

9、在本技术实施例中，上述多条第一连接线与上述多层反熔断单元层一一对应，第一连接线连接位于同一反熔断单元层中的各存储电容的第一极，第一连接线的数量可以与反熔断单元层的数量相等。上述多条第二连接线与上述多个存储电容串一一对应，第二连接线连接同一存储电容串中各存储电容的第二极，第二连接线的数量可以与存储电容串的数量相等。开关器件的控制端与第一控制线连接，第一端与第二控制线连接，第二端与对应的第二连接线连接。这样，通过向第一控制线可以控制开关器件的导通或截止，当开关器件导通时，可以通过第二控制线可以向第二连接线施加相应的电压，从而可以通过第一控制线和第二控制线选择一个开关器件，进而选择与该开关器件对应的存储电容串，再通过第一连接线可以实现存储电容串中单个存储电容的选择。通过控制存储电容的第一极与第二极之间的电压差，可以控制存储电容的状态为击穿状态或者未击穿状态，从而实现数据存储，例如，存储电容为击穿状态时可以表示存储“0”，存储电容为未击穿状态时可以表示存储“1”，当然，存储电容在击穿状态或未击穿状态也可以表示存储其他数值，此处不做限定。

10、在一种可能的实现方式中，每一层反熔断单元层中的多个存储电容共用同一第一极，第一极为电极板。该电极板可以包括：与该电极板属于同一反熔断单元层的多个存储电容分别对应的多个通孔，多个通孔在电极板的厚度方向贯穿该电极板。第二连接线贯穿同一存储电容串中的各存储电容对应的多个通孔，位于通孔内的部分第二连接线可以作为存储电容的第二极，通孔的内壁与第二连接线之间设有绝缘介质层，例如，该绝缘介质层可以为围绕第二连接线的环状结构。也就是说，位于通孔内的部分第二连接线与该通孔周围的部分电极板可以构成一个存储电容，同一个电极板对应的多个存储电容可以构成一个反熔断单元层。本技术实施例中，采用电极板作为同一层反熔断单元层的第一极，并且，在电极板中设有多个通孔，第二连接线贯穿同一存储电容串中的多个通孔，位于通孔内的部分第二连接线可以作为存储电容的第二极，这样，可以将多个存储电容紧密堆叠为三维结构，使反熔断单元阵列中的多个存储电容的密度较大，从而增大存储芯片的存储密度。

11、在本技术的一些实施例中，上述存储芯片还可以包括：至少一条第三连接线，每一条第三连接线连接至少两条第一连接线。本技术实施例中，通过第三连接线连接至少两条第一连接线，不同反熔断单元层中相同位置的至少两个存储单元可以作为同一存储单元使用，代表一个字节(bit)，至少两个存储单元中只要有一个被击穿就可以实现数据存储，也就是说，相互连接的至少两条第一连接线对应的至少两层反熔断单元层可以作为一个反熔断单元层使用，从而，可以提高击穿存储电容的成功率，提高存储芯片的可靠性。

12、在一种可能的实现方式中，上述存储芯片还可以包括：衬底，上述多层反熔断单元层和开关控制层设置于衬底之上，上述多个第一连接线、上述多个第二连接线、上述第一控制线和上述第二控制线等也可以设置在衬底之上。每一层反熔断单元平行于衬底，每一层反熔断单元层中的多个存储电容呈阵列排布，即一层阵列排布的多个存储电容可以作为一层反熔断单元层。存储电容串中的多个存储电容沿垂直于衬底的方向排列，存储电容串中不同的存储电容位于不同的反熔断单元层中相对应的位置。将反熔断单元阵列中的多个存储电容设置为呈阵列排布，可以构成结构紧密的反熔断单元阵列。并且，便于选择反熔断单元阵列中的单个存储电容，以实现对单个存储电容的读写操作。

13、在本技术实施例中，开关控制层平行于衬底，开关控制层中的多个开关器件在第一方向和第二方向呈阵列排布，第一方向与第二方向相互交叉，例如第一方向与第二方向可以相互垂直。多条第一控制线可以沿第一方向延伸且沿第二方向排列，多条第二控制线可以沿第二方向延伸且沿第一方向排列。每一条第一控制线连接沿第一方向排列的一排开关器件的控制端，每一条第二控制线连接沿第二方向排列的一排开关器件的第一端。这样，第一控制线可以控制沿第一方向排列的一排开关器件的导通或截止，第二控制线可以向第二方向排列的一排开关器件的第一端施加电压，从而，可以通过第一控制线和第二控制线选择一个开关器件，即选择了与该开关器件对应的存储电容穿，再通过第一连接线可以实现存储电容串中单个存储电容的选择。

14、在实际应用中，存储芯片中的多层反熔断单元层与开关控制层层叠设置，存储芯片中的多层反熔断单元层可以位于开关控制层的同一侧。开关控制层可以位于各反熔断单元层的下侧，或者，开关控制层也可以位于各层反熔断单元层的上侧，此处不做限定。

15、在一种可能的实现方式中，存储芯片可以分为存储区域和外围区域，其中，存储区域中具有多个存储阵列，上述多层反熔断单元层可以位于外围区域，也就是说，外圈区域中可以具有多个反熔断单元阵列。在相关技术中，在存储芯片的制作工艺过程中，由于制作工艺的负载效应(loading effect)，在存储芯片的外围区域中设有多个冗余阵列(dummyarray)，在本技术实施例中，可以将反熔断单元阵列设置在存储芯片的外围区域中，替代外围区域中的冗余阵列，从而提高存储芯片的存储效率。

16、在本技术的一些实施例中，上述开关器件可以为晶体管，例如，上述开关器件可以为金属氧化物半导体场效应晶体管(metal oxide semiconductor field effecttransistor，mosfet)，mosfet晶体管简称为mos晶体管，当然，开关器件也可以为其他类型的晶体管，此处不做限定。为了进一步提高存储芯片的存储密度，本技术实施例中的开关器件可以为具有垂直结构的场效应晶体管。

17、第二方面，本技术实施例还提供了一种上述任一存储芯片的操作方法。

18、选中的存储电容对应位置处的第一控制线为选中的第一控制线，其余的第一控制线为未选中的第一控制线，该选中的存储电容对应位置处的第二控制线为选中的第二控制线，其余的第二控制线为未选中的第二控制线，该选中的存储电容对应位置处的第一连接线为选中的第一控制线，其余的第一连接线为未选中的第一控制线。

19、可以按照以下方式，向选中的存储电容写入数据：

20、向选中的第一控制线施加第一写入电压，向未选中的第一控制线施加第二写入电压，以使与选中的第一控制线连接的多个开关器件导通，与未选中的第一控制线连接的多个开关器件截止，也就是说，选中的第一控制线连接的在第一方向上排列的一排开关器件均导通，其余的开关器件截止。

21、向选中的第二控制线施加第三写入电压，向未选中的第二控制线施加第四写入电压。由于与选中的第一控制线连接的多个开关器件导通，因而与选中的第一控制线对应的多条第二连接线的电压与对应的第二控制线等电位。向选中的第一连接线施加第五写入电压，向未选中的第一连接线施加第六写入电压，以使选中的存储电容的第一极与第二极之间的电压差大于第一阈值电压，例如该第一阈值电压可以设置为存储电容的击穿电压，未选中的存储电容的第一极与第二极之间的电压差小于该第一阈值电压，以击穿选中的存储电容。

22、可以按照以下方式，向选中的存储电容读取数据：

23、向选中的第一控制线施加第一读取电压，向未选中的第一控制线施加第二读取电压，以使与选中的第一控制线连接的多个开关器件导通，与未选中的第一控制线连接的多个开关器件截止；

24、向选中的第一连接线施加第三读取电压，并读取选中的第二控制线的电流值，根据读取到的电流值确定选中的存储电容中存储的数据。

25、上述第三连接线连接至少两条第一连接线的情况，可以将第三连接线连接的至少两条第一连接线作为同一条第一连接线，将对应的至少两层反熔断单元层可以作为一层反熔断单元层使用，具体的读写过程可以参照上述描述实施，重复之处不再赘述。

26、第三方面，本技术实施例还提供了一种上述任一存储芯片的另一操作方法。

27、在一些应用场景中，反熔断单元阵列所需存储的数据量较小，可以通过控制开关器件的状态为击穿或未击穿状态，来存储数据，例如，开关器件为击穿状态时可以表示存储“0”，开关器件为未被击穿状态时可以表示存储“1”，当然，开关器件在击穿状态或未击穿状态也可以表示存储其他数值，此处不做限定。

28、该选中的开关器件对应位置处的第一控制线为选中的第一控制线，其余的第一控制线为未选中的第一控制线，该选中的开关器件对应位置处的第二控制线为选中的第二控制线，其余的第二控制线为未选中的第二控制线。

29、可以按照以下方式，向选中的开关器件写入数据：

30、向选中的第一控制线施加第七写入电压，向未选中的第一控制线施加第八写入电压，以使与选中的第一控制线连接的多个开关器件导通，与未选中的第一控制线连接的多个开关器件截止；

31、向选中的第二控制线施加第九写入电压，向未选中的第二控制线施加第十写入电压，以使选中的开关器件的控制端与第一端之间的电压差大于第二阈值电压，例如该第二阈值电压可以设置为开关器件的击穿电压，未选中的开关器件的控制端与第一端之间的电压差小于第二阈值电压，以击穿选中的开关器件。

32、可以按照以下方式，向选中的开关器件读取数据：

33、向选中的第一控制线施加第四读取电压，向未选中的第一控制线施加第五读取电压，以使与选中的第一控制线连接的多个开关器件导通，与未选中的第一控制线连接的多个开关器件截止；

34、读取选中的第二控制线的电流值，根据读取到的电流值确定选中的开关器件中存储的数据。

35、第四方面，本技术实施例还提供了一种电子设备，该电子设备可以包括：上述任一存储芯片以及处理器，处理器用于读取存储芯片中的数据，在具体实施时，可以在存储芯片出厂前，在反熔断单元阵列中写入电路调优(trimming)参数和芯片信息等数据，以便后续处理器可以读取这些数据。由于上述任一存储芯片的存储密度较大，因而，包括上述任一存储芯片的电子设备的存储性较好，运行速度较快。

36、举例来说，本技术实施例中的电子设备可以为智能手机、智能电视、笔记本电脑等终端电子设备中，或者，本技术实施例中的电子设备也可以为服务器等其他具有存储需求的电子设备中，此处不做限定。