数字信号输出电路及数字信号输出装置的制作方法

1.本技术涉及数字电路技术领域，具体而言，涉及一种数字信号输出电路及数字信号输出装置。


背景技术：

2.在数字电路中，为了满足实际的信号输出需求，通常设置有数字信号输出电路，用于输出数字信号，输出的数字信号的跳转时间通常是在预设的范围中。
3.现有技术中，通常是通过设置一发射电路，由发射电路产生反相的控制信号，通过反相的信号控制数字信号的产生。
4.然而，若因为实际工作的原因在电路中外加了其他负载，则可能会导致发射电路所产生的反相的控制信号的大小受到影响，进而使得输出的数字信号的跳转时间受到影响，例如可能会超出预设的范围，导致得到的数字信号不能满足实际的需求。


技术实现要素：

5.本技术的目的在于提供一种数字信号输出电路及数字信号输出装置，可以将输出的数字信号保持在预设的范围内。
6.本技术的实施例是这样实现的：
7.本技术实施例的一方面，提供一种数字信号输出电路，包括：数字选通延时模块、反相模块以及输出模块；
8.数字选通延时模块的输入端接入时钟信号以及输入信号，数字选通延时模块的输出端与反相模块的输入端连接，数字选通延时模块用于对接入的时钟信号进行选择，并按照选择的时钟信号进行输入信号的采样，将采样得到的延时信号发送给反相模块；
9.反相模块的输出端与输出模块的输入端连接，反相模块用于基于延时信号对输出模块产生控制信号；
10.输出模块用于根据控制信号产生并输出跳转时间满足预设需求的数字信号。
11.可选地，数字选通延时模块包括：选通器以及触发器；
12.选通器的输入端接入时钟信号，选通器的控制端接入选择信号，选通器的输出端连接触发器的第二输入端，选通器用于通过选择信号对时钟信号进行选择，得到目标时钟信号，并将目标时钟信号发送给触发器；
13.触发器的第一输入端接入输入信号，触发器的输出端与反相模块的输入端连接，触发器用于根据目标时钟信号对输入信号进行采样并得到延时信号，并将延时信号发送给反相模块。
14.可选地，反相模块包括：第一反相器、第二反相器、第一开关管、第二开关管、第一输出端以及第二输出端；
15.第一反相器的输入端与数字选通延时模块的输出端连接，第一反相器的输出端与第二反相器的输入端连接，第一反相器的控制端与第一开关管的第二端连接；
16.第二反相器的输入端还与第二输出端连接，第二反相器的输出端与第一输出端连接，第二反相器的控制端与第二开关管的第二端连接；
17.第一开关管的第一端、第二开关管的第一端分别与第一供电端连接，第一开关管的第三端与第二开关管的第三端连接。
18.可选地，输出模块包括：第一电阻、第二电阻、第一开关、第二开关、负载电容、数字信号输出端；
19.第一电阻的第一端与第二供电端连接，第一电阻的第二端与第一开关的第一端连接；
20.第二电阻的第一端接地，第二电阻的第二端与第二开关的第二端连接；
21.第一电阻的第二端、第二电阻的第一端、负载电容的第一端以及数字信号输出端分别连接，负载电容的第二端接地；
22.第一开关的控制端与反相模块的第一输出端连接，第二开关的控制端与反相模块的第二输出端连接。
23.可选地，在同一时间，第一开关与第二开关处于不同的开断状态。
24.可选地，数字信号输出电路还包括：延时时钟生成模块；
25.延时时钟生成模块的输入端接入初始时钟信号，延时时钟生成模块的输出端连接数字选通延时模块的输入端，延时时钟生成模块用于对初始时钟信号进行延时处理并生成具有延时的时钟信号。
26.可选地，延时时钟生成模块包括：多个依次串联的延时单元；
27.各延时单元用于输出不同延时的时钟信号。
28.可选地，延时单元包括：多个延时器以及多个延时控制开关；
29.各延时器依次串联，各延时器对应一个延时控制开关，各延时控制开关的第一端连接延时单元的输入端，各延时控制开关的第二端连接对应的延时器的输出端。
30.本技术实施例的另一方面，提供一种数字信号输出装置，数字信号输出装置包括多个数字信号输出电路以及输出确定单元；
31.各数字信号输出电路之间相互并联，各数字信号输出电路的输出端连接输出确定单元；
32.输出确定单元用于根据各数字信号输出电路的需求参数确定各数字信号输出电路所输出的数字信号的跳转时间。
33.可选地，需求参数包括：负载电容的容值、第一电阻的阻值以及时钟信号的延时。
34.本技术实施例的有益效果包括：
35.本技术实施例提供的一种数字信号输出电路及数字信号输出装置中，可以通过数字选通延时模块对接入的时钟信号进行选择，并按照选择的时钟信号进行输入信号的采样，将采样得到的延时信号发送给反相模块，由反相模块基于延时信号对输出模块产生控制信号，进而使得输出模块根据控制信号产生并输出跳转时间满足预设需求的数字信号。其中，通过数字选通延时模块可以实现对时钟信号的选择，进而可以调整对输入信号的采样，从而实现对延时信号的调整，进而可以基于延时信号得到对应的控制信号并得到满足需求的数字信号，由于时钟信号的选择为可以控制的，因此，得到的延时信号为满足需求的延时信号，在此基础上得到的控制信号以及数字信号均可以满足预设的需求，也即是说，得
到的数字信号可以保持在预设的范围内。
附图说明
36.为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
37.图1为本技术实施例提供的数字信号输出电路的整体结构示意图；
38.图2为本技术实施例提供的数字信号输出电路的数字选通延时模块的结构示意图；
39.图3为本技术实施例提供的数字信号输出电路的反相模块的结构示意图；
40.图4为本技术实施例提供的数字信号输出电路的输出模块的结构示意图；
41.图5为本技术实施例提供的数字信号输出电路的延时时钟生成模块的结构示意图；
42.图6为本技术实施例提供的数字信号输出电路的延时单元的结构示意图；
43.图7为本技术实施例提供的数字信号输出装置的结构示意图。
44.图标：10-数字信号输出电路；20-输出确定单元；100-数字选通延时模块；110-选通器；120-触发器；200-反相模块；300-输出模块；400-延时时钟生成模块；410-延时单元；v1-第一反相器；v2-第二反相器；v3-延时器；m1-第一开关管；m2-第二开关管；o1-第一输出端；o2-第二输出端；o3-数字信号输出端；vdd1-第一供电端；vdd2-第二供电端；s1-第一开关；s2-第二开关；s3-延时控制开关；r1-第一电阻；r2-第二电阻；c-负载电容。
具体实施方式
45.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本技术实施例的组件可以以各种不同的配置来布置和设计。
46.因此，以下对在附图中提供的本技术的实施例的详细描述并非旨在限制要求保护的本技术的范围，而是仅仅表示本技术的选定实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
47.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
48.在本技术的描述中，需要说明的是，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
49.现有技术中，通常是通过设置一发射电路，由发射电路产生反相的控制信号，通过反相的信号控制数字信号的产生。
50.其中，发射电路的输入是一个固定的输入信号，因此，在实际工作的过程中，若在电路中增加了其他的负载，则可能会导致发射电路所产生的反相的控制信号的大小受到影
响，进而使得输出的数字信号的跳转时间受到影响。
51.为了解决现有技术中存在的上述问题，本技术实施例中提供了一种数字信号输出电路，下面来具体解释该电路的具体结构以及连接关系。
52.图1为本技术实施例提供的数字信号输出电路的整体结构示意图，请参照图1，数字信号输出电路包括：数字选通延时模块100、反相模块200以及输出模块300；
53.数字选通延时模块100的输入端接入时钟信号以及输入信号，数字选通延时模块100的输出端与反相模块200的输入端连接，数字选通延时模块100用于对接入的时钟信号进行选择，并按照选择的时钟信号进行输入信号的采样，将采样得到的延时信号发送给反相模块。
54.可选地，数字选通延时模块100具体可以是通过时钟的选择来调整输入信号得到延时信号的一个模块，可以是预先配置好的多个集成电路组成的模块。
55.反相模块200的输出端与输出模块300的输入端连接，反相模块200用于基于延时信号对输出模块300产生控制信号。
56.反相模块200具体可以是一个实现反相的电路，得到延时信号之后，可以基于该延时信号进行反相处理得到控制信号，并且，反相模块200可以具有两个不同的输出端，用于输出不同的控制信号。
57.输出模块300用于根据控制信号产生并输出跳转时间满足预设需求的数字信号。
58.输出模块300具体可以是一个输出电路，可以包括两个开关，通过反相模块200输出的控制信号对对应的开关进行控制从而产生输出的控制信号。
59.下面来具体解释上述数字信号输出电路的工作原理：
60.首先，可以由数字选通延时模块100根据输入的时钟信号进行选择，选择其中的一个时钟信号对输入信号进行采样，从而得到延时信号，进而由数字选通延时模块100将延时信号发送给反相模块200，由反相模块200将延时信号转换为控制信号，并基于控制信号对输出模块300进行控制，以使输出模块300基于控制信号生成数字信号。
61.本技术实施例提供的一种数字信号输出电路中，可以通过数字选通延时模块对接入的时钟信号进行选择，并按照选择的时钟信号进行输入信号的采样，将采样得到的延时信号发送给反相模块，由反相模块基于延时信号对输出模块产生控制信号，进而使得输出模块根据控制信号产生并输出跳转时间满足预设需求的数字信号。其中，通过数字选通延时模块可以实现对时钟信号的选择，进而可以调整对输入信号的采样，从而实现对延时信号的调整，进而可以基于延时信号得到对应的控制信号并得到满足需求的数字信号，由于时钟信号的选择为可以控制的，因此，得到的延时信号为满足需求的延时信号，在此基础上得到的控制信号以及数字信号均可以满足预设的需求，也即是说，得到的数字信号可以保持在预设的范围内。
62.下面来具体解释该数字信号输出电路的数字选通延时模块的具体结构以及连接关系。
63.图2为本技术实施例提供的数字信号输出电路的数字选通延时模块的结构示意图，请参照图2，数字选通延时模块100包括：选通器110以及触发器120；
64.选通器110的输入端接入时钟信号，选通器110的控制端接入选择信号，选通器110的输出端连接触发器的第二输入端，选通器110用于通过选择信号对时钟信号进行选择，得
到目标时钟信号，并将目标时钟信号发送给触发器；触发器120的第一输入端接入输入信号，触发器120的输出端与反相模块200的输入端连接，触发器120用于根据目标时钟信号对输入信号进行采样并得到延时信号，并将延时信号发送给反相模块200。
65.可选地，选通器110可以接入多个输入的时钟信号，例如：12个不同的时钟信号，选通器110的控制端可以通过输入的选择信号对时钟信号进行选择，其中，选择信号具体可以是多位的数字信号，通过不同的值来实现对不同的时钟信号的选择，最终由选通器110将选择的目标时钟信号输出给触发器120。
66.可选地，触发器120具体可以是d型触发器，可以按照目标时钟信号对触发器120中第一输入端接入的输入信号进行采样，进而得到对应的延时信号，并可以通过触发器120的输出端将延时信号发送给反相模块200。
67.例如：若时钟信号包括12个，对于选通器110可以选择的时钟信号为8个，则对应的选择信号，可以是对这8个时钟信号进行选择，不同的时钟信号可以具有不同的延时，例如第一时钟信号延时一个周期、第二时钟信号延时两个周期，则当第一时钟信号作为目标时钟信号时，得到的延时信号也即是延时了一个延时周期的信号；相应地，当第二时钟信号作为目标时钟信号时，得到的延时信号也即是延时了两个延时周期的信号。
68.下面来具体解释该数字信号输出电路的反相模块的具体结构以及连接关系。
69.图3为本技术实施例提供的数字信号输出电路的反相模块的结构示意图，请参照图3，反相模块200包括：第一反相器v1、第二反相器v2、第一开关管m1、第二开关管m2、第一输出端o1以及第二输出端o2。
70.第一反相器v1的输入端与数字选通延时模块100的输出端连接，第一反相器v1的输出端与第二反相器v2的输入端连接，第一反相器v1的控制端与第一开关管m1的第二端连接；第二反相器v2的输入端还与第二输出端o2连接，第二反相器v2的输出端与第一输出端o1连接，第二反相器v2的控制端与第二开关管m2的第二端连接；第一开关管m1的第一端、第二开关管m2的第一端分别与第一供电端vdd1连接，第一开关管m1的第三端与第二开关管m2的第三端连接。
71.需要说明的是，通过第一开关管m1和第二开关管m2可以实现控制反相器的电流，其中，第一开关管m1可以控制第一反相器v1的电流，第二开关管m2可以控制第二反相器v2的电流，通过对电流的控制，可以实现控制反相器的边沿上升时间，进而可以得到对应的输出。
72.可选地，其中，第一开关管m1和第二开关管m2具体可以是nmos管或者pmos管，可以根据实际的电路结构进行对应设置，在此不作具体限制；第一反相器v1和第二反相器v2可以根据工作过程中输入其中的电信号进行反相，例如：前述延时信号输入时，可以将延时信号反相。
73.第一输出端o1以及第二输出端o2可以是输出控制信号完全相反的两个端口，控制信号具体也可以是一种数字信号，用于对开关进行控制，例如：控制信号为1时控制开关闭合，控制信号为0时控制开关断开。
74.下面来具体解释该数字信号输出电路的输出模块的具体结构以及连接关系。
75.图4为本技术实施例提供的数字信号输出电路的输出模块的结构示意图，请参照图4，输出模块300包括：第一电阻r1、第二电阻r2、第一开关s1、第二开关s2、负载电容c、数
字信号输出端o3。
76.第一电阻r1的第一端与第二供电端vdd2连接，第一电阻r1的第二端与第一开关s1的第一端连接；第二电阻r2的第一端接地，第二电阻r2的第二端与第二开关s2的第二端连接；第一电阻r1的第二端、第二电阻r2的第一端、负载电容c的第一端以及数字信号输出端o3分别连接，负载电容c的第二端接地；第一开关s1的控制端与反相模块200的第一输出端o1连接，第二开关s2的控制端与反相模块200的第二输出端o2连接。
77.可选地，在同一时间，第一开关s1与第二开关s2处于不同的开断状态。
78.需要说明的是，状态1：第一开关s1闭合，第二开关s2断开时，等效电路为：第一电阻r1的第一端接第二供电端vdd2，第一电阻r1的第二端分别接负载电容c的第一端和数字信号输出端o3；负载电容c的第二端接地。
79.状态2：第一开关s1断开，第二开关s2闭合时，等效电路为：第二电阻r2的第一端接地，第二电阻r2的第二端分别接负载电容c的第一端和数字信号输出端o3；负载电容c的第二端接地。
80.在工作的过程中，可以通过切换状态1和状态2可以实现输出的数字信号的高低电平的产生。
81.下面来具体解释该数字信号输出电路的延时时钟生成模块的具体结构以及连接关系。
82.图5为本技术实施例提供的数字信号输出电路的延时时钟生成模块的结构示意图，请参照图5，数字信号输出电路还包括：延时时钟生成模块400；延时时钟生成模块400的输入端接入初始时钟信号，延时时钟生成模块400的输出端连接数字选通延时模块100的输入端，延时时钟生成模块400用于对初始时钟信号进行延时处理并生成具有延时的时钟信号。
83.可选地，延时时钟生成模块400包括：多个依次串联的延时单元410；各延时单元410用于输出不同延时的时钟信号。
84.其中，各延时单元410可以将时钟延时一个周期，从而得到不同的时钟信号，可以通过设置对应数量的延时单元410得到对应数量个时钟信号。
85.例如：若具有12个时钟延时单元410，则可以在每一次对初始时钟信号的延时后得到一个时钟信号，进而以此方式得到12个时钟信号。
86.下面来具体解释该数字信号输出电路的延时单元的具体结构以及连接关系。
87.图6为本技术实施例提供的数字信号输出电路的延时单元的结构示意图，请参照图6，延时单元410包括：多个延时器v3以及多个延时控制开关s3；各延时器v3依次串联，各延时器v3对应一个延时控制开关s3，各延时控制开关s3的第一端连接延时单元410的输入端，各延时控制开关s3的第二端连接对应的延时器v3的输出端。
88.可选地，可以通过对多个延时控制开关s3的开断控制时间不同时延的时钟信号的生成，进而可以采用该方式得到可控延时的时钟电路，由于时钟的延时是可控的，因此，后续得到的延时信号、控制信号以及最终输出的数字信号均为可控的信号，得到的数字信号可以保持在预设的范围内。
89.其中，对各延时控制开关s3进行控制的信号也可以是多位数字信号，通过不同的值控制不同数量的延时控制开关s3开断或者闭合，从而实现延时时钟的控制。
90.通过上述方式可以采用数字电路的方式实现对数字信号输出的确定，因此，避免了使用模拟电路造成的能耗，节约了电路工作过程中所消耗的能量。
91.下面来具体解释该数字信号输出装置的具体结构以及连接关系。
92.图7为本技术实施例提供的数字信号输出装置的结构示意图，请参照图7，数字信号输出装置包括多个数字信号输出电路10以及输出确定单元20；各数字信号输出电路10之间相互并联，各数字信号输出电路10的输出端连接输出确定单元20；输出确定单元20用于根据各数字信号输出电路10的需求参数确定各数字信号输出电路10所输出的数字信号的跳转时间。
93.可选地，需求参数包括：负载电容的容值、第一电阻的阻值以及时钟信号的延时。
94.其中，跳转时间指的是输出的数字信号由高电平跳转至低电平或者由低电平跳转至高电平的时间。输出确定单元20具体可以是具有处理功能的处理器，可以根据电路中的相关参数进行输出的波形的计算。
95.需要说明的是，数字信号输出电路10中的输出模块300中可以包括充电状态和放电状态，需要说明的是，在本技术实施例中第一电阻r1和第二电阻r2的阻值是相等的，因此，在充电状态时，第二供电端vdd2通过第一电阻r1往负载电容充电，在放电状态时，地通过第二电容r2往负载电容c放电，由于r1＝r2，在后续计算过程中，阻值均用r1表示。充电和放电的时间可以表示为v(t)＝vdd2
×
(1-e-t/ta
),其中ta＝r1
×
c。
96.若数字信号输出电路10有八个，不同的数字信号输出电路10对应的时钟信号的延时分别为1个周期、2个周期、3个周期、4个周期、5个周期、6个周期、7个周期、8个周期，则可以得到如下计算公式来作为输出的数字信号的表达公式：
[0097][0098]
其中，1.1可以是vdd2的值，e为自然常数，ta为上述r1和c的乘积，t为时间，ft为周期数，delta1-delta7对应的位移长度。
[0099]
上仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以权利要求的保护范围为准。
[0100]
以上所述仅为本技术的优选实施例而已，并不用于限制本技术，对于本领域的技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。