IO电路的制作方法

io电路
技术领域
1.本发明涉及集成电路技术领域，尤其涉及一种io电路。


背景技术：

2.静电释放(electro-static discharge，esd)现象在生活中随处可见，其本质是两个不同电视的物体相互接触时产生的电荷转移。在芯片的使用过程中，不可避免的会遭受esd事件，在纳秒级的时间单位下，流过管脚的esd峰值电流可达几安。严重的esd事件可能会导致门氧化层破裂、金属熔断、pn节点穿刺等问题，进而导致芯片漏电增大、短路或者开路等问题。
3.近年来随着半导体工艺的不断发展，半导体器件的尺寸得以持续缩减，技术的更新改善了芯片的功耗，减小了芯片的尺寸，强化了芯片的功能。然而在追求“小尺寸”的过程中也衍生出了一些问题，例如器件的栅氧化层变得越来越薄，栅极击穿电压不断降低，金属层减薄导致更高的电阻率，晶体管密度的增大是的器件的散热变得越发的困难，这些问题都是的电路在面对eds事件时更加的“脆弱”。
4.io电路是面对esd事件的第一道“防线”，对esd泄放起着至关重要的作用。图1为传统双向io电路的结构示意图。参照图1，传统双向io电路包括第一驱动缓冲器、第二驱动缓冲器、驱动pmos管、驱动nmos管、泄放pmos管、泄放nmos管、第一电阻和第二电阻，所述第一驱动缓冲器的输入端和所述第二驱动缓冲器的输入端均连接核心电路，所述第一驱动缓冲器的输出端与所述驱动pmos管的栅极连接，所述驱动pmos管的源极、所述驱动pmos管的体端、所述泄放pmos管的源极、所述泄放pmos管的体端和所述第一电阻的一端均接电源电压，所述泄放pmos管的栅极与所述第一电阻的另一端连接，所述第二驱动缓冲器的输出端与所述驱动nmos管的栅极连接，所述驱动nmos管的源极、所述驱动nmos管的体端、所述泄放nmos管的源极、所述泄放nmos管的体端和所述第二电阻的一端均接地，所述第二电阻的另一端与所述泄放nmos管的栅极连接，所述驱动pmos管的漏极、所述泄放pmos管的漏极、所述驱动nmos管的漏极和所述泄放nmos管漏极连接。
5.参照图1，当传统双向io电路正常工作时，用于输出驱动的驱动pmos管或驱动nmos管正常输出，所述泄放pmos管和所述泄放nmos管处于关断状态。当传统双向io电路没有上电，且发生esd事件时，用于输出驱动的驱动pmos管或驱动nmos管与泄放pmos管或泄放nmos管共同完成对esd的泄放。
6.图2为mos管触发esd泄放的骤回曲线。参照图2，vt1是mos管的启动电压，当mos管的漏极的电压大于vt1后，寄生的横向三极管被气动，进入骤回区，伺候如果漏极电压继续增大就会达到热击穿点vt2，，从而对器件造成不可逆的损伤。在esd事件发生时，驱动nmos管的栅极是“悬空”状态，而泄放mos管的栅极接地，这导致静电脉冲来临时，驱动mos管的栅极与泄放mos管的栅极电压存在差异，难以同时启动，进而导致先开启esd泄放的mos管会注入更大的电流，进而出现mos管的二次启动，容易造成器件的损坏。
7.因此，有必要提供一种新型的io电路以解决现有技术中存在的上述问题。


技术实现要素：

8.本发明的目的在于提供一种io电路，保证驱动mos管和泄放mos管同时启动，以降低损坏率。
9.为实现上述目的，本发明的所述io电路，包括：
10.驱动mos管单元，包括驱动pmos管和驱动nmos管；
11.泄放mos管单元，包括泄放pmos管和泄放nmos管；
12.门电压均衡单元，与所述驱动mos管单元和所述泄放mos管单元连接，用于在出现静电脉冲时，为所述驱动pmos管的栅极提供第一电压，为所述驱动nmos管的栅极提供第二电压，为所述泄放pmos管单元的栅极提供第三电压，为所述泄放nmos管单元的栅极提供第四电压，且所述第一电压和所述第三电压的差值小于第一电压差，所述第二电压和所述第四电压的差值小于第二电压差。
13.所述io电路的有益效果在于：门电压均衡单元与所述驱动mos管单元和所述泄放mos管单元连接，用于在出现静电脉冲时，为所述驱动pmos管的栅极提供第一电压，为所述驱动nmos管的栅极提供第二电压，为所述泄放pmos管单元的栅极提供第三电压，为所述泄放nmos管单元的栅极提供第四电压，且所述第一电压和所述第三电压的差值小于第一电压差，所述第二电压和所述第四电压的差值小于第二电压差，能够使驱动pmos管和驱动nmos管同时开启泄放，也能够使泄放pmos管和泄放nmos管同时开启泄放，以降低损坏率。
14.可选地，所述门电压均衡单元包括第一门电压均衡pmos管和第二门电压均衡pmos管，所述第一门电压均衡pmos管的源极与所述驱动pmos管的栅极连接，所述第一门电压均衡pmos管的漏极与所述驱动pmos管的漏极连接，所述第二门电压均衡pmos管的源极与所述泄放pmos管的栅极连接，所述第二门电压均衡pmos管的漏极与所述泄放pmos管的漏极连接，所述第一门电压均衡pmos管的栅极和所述第二门电压均衡pmos管的栅极均接电源电压。
15.可选地，所述门电压均衡单元还包括第一门电压均衡nmos管和第二门电压均衡nmos管，所述第一门电压均衡nmos管的漏极与所述驱动nmos管的漏极连接，所述第一门电压均衡nmos管的源极与所述驱动nmos管的栅极连接，所述第二门电压均衡nmos管的漏极与所述泄放nmos管的漏极连接，所述第二门电压均衡nmos管的源极与所述泄放nmos管的栅极连接，所述第一门电压均衡nmos管的栅极与所述第二门电压均衡nmos管的栅极均接地。
16.可选地，所述门电压均衡单元包括第一门电压均衡pmos管、第二门电压均衡pmos管和第一镇流电阻，所述第一门电压均衡pmos管的源极与所述驱动pmos管的栅极连接，所述第二门电压均衡pmos管的源极与所述泄放pmos管的栅极连接，所述第一门电压均衡pmos管的漏极和所述第二门电压均衡pmos管的漏极均与所述第一镇流电阻的一端连接，所述第一镇流电阻的另一端与所述驱动pmos管的漏极连接，所述第一门电压均衡pmos管的栅极和所述第二门电压均衡pmos管的栅极均接电源电压。
17.可选地，所述门电压均衡单元还包括第一门电压均衡nmos管、第二门电压均衡nmos管和第二镇流电阻，所述第一门电压均衡nmos管的源极与所述驱动nmos管的栅极连接，所述第二门电压均衡nmos管的源极与所述泄放nmos管的栅极连接，所述第一门电压均衡nmos管的漏极和所述第二门电压均衡nmos管的漏极均与所述第二镇流电阻的一端连接，所述第二镇流电阻的另一端与所述驱动nmos管的漏极连接，所述第一门电压均衡nmos管的
栅极与所述第二门电压均衡nmos管的栅极均接地。
18.可选地，所述第一门电压均衡pmos管的尺寸与所述驱动pmos管的尺寸比例为1:16～1:24，所述第二门电压均衡pmos管的尺寸与所述驱动pmos管的尺寸比例为1:16～1:24，所述第一门电压均衡nmos管的尺寸与所述驱动nmos管的尺寸的比例为1:24～1:32，所述第二门电压均衡nmos管的尺寸与所述驱动nmos管的尺寸的比例为1:24～1:32。
19.可选地，所述第一镇流电阻的阻值和所述第二镇流电阻的阻值均为800～1300ω。
20.可选地，所述io电路还包括触发单元和电源钳位单元，所述触发单元与所述驱动mos管单元和泄放mos管单元连接，用于向所述驱动pmos管的体端、所述驱动nmos管的体端、所述泄放pmos管的体端和所述泄放nmos管的体端耦合电压或电流，所述电源钳位单元与所述泄放mos管单元和所述触发单元连接，用于在io电路正常工作时关断所述泄放pmos管和泄放nmos管。
21.可选地，所述触发单元包括触发pmos管和触发nmos管，所述触发pmos管的源极与所述驱动pmos管的体端和所述泄放pmos管的体端连接，所述触发pmos管的漏极与所述泄放pmos管的漏极连接，所述触发pmos管的栅极接电源电压，所述触发nmos管的源极与所述驱动nmos管的体端和所述泄放nmos管的体端连接，所述触发nmos管的漏极与所述泄放nmos管的漏极连接，所述触发nmos管的栅极接地。其有益效果在于：触发pmos管和触发nmos管能够向所述驱动pmos管的体端、所述驱动nmos管的体端、所述泄放pmos管的体端和所述泄放nmos管的体端耦合电压或电流，以便于所述驱动pmos管、所述驱动nmos管、所述泄放pmos管和所述泄放nmos管快速开启，进而快速开启泄放。
22.可选地，所述触发单元包括触发pmos管、触发nmos管、第三镇流电阻和第四镇流电阻，所述触发pmos管的源极与所述驱动pmos管的体端和所述泄放pmos管的体端连接，所述触发pmos管的漏极与所述第三镇流电阻的一端连接，所述第三镇流电阻的另一端与所述泄放pmos管的漏极连接，所述触发pmos管的栅极接电源电压，所述触发nmos管的源极与所述驱动nmos管的体端和所述泄放nmos管的体端连接，所述触发nmos管的漏极与所述第四镇流电阻的一端连接，所述第四镇流电阻的另一端与所述泄放nmos管的漏极连接，所述触发nmos管的栅极接地。其有益效果在于：触发pmos管和触发nmos管能够向所述驱动pmos管的体端、所述驱动nmos管的体端、所述泄放pmos管的体端和所述泄放nmos管的体端耦合电压或电流，以便于所述驱动pmos管、所述驱动nmos管、所述泄放pmos管和所述泄放nmos管快速开启，进而快速开启泄放，第三镇流电阻和第四镇流电阻能够起到限流的作用，以对触发pmos管、触发nmos管起到保护作用。
23.可选地，所述触发pmos管的尺寸与所述泄放pmos管的尺寸比例为1:16～1:24，所述触发nmos管的尺寸与所述泄放nmos管的尺寸比例为1:24～1:32。
24.可选地，所述第三镇流电阻的阻值和所述第四镇流电阻的阻值为500～1000ω。其有益效果在于：起到了限流作用，以对所述触发pmos管和所述触发nmos管起到保护作用。
25.可选地，所述电源钳位单元包括第一传输门、第二传输门、第三传输门和第四传输门，所述第一传输门的输入端和所述第三传输门的输入端均接电源电压，所述第一传输门的输出端与所述泄放pmos管的栅极连接，所述第三传输门的输出端与所述触发pmos管的源极连接，所述第二传输门的输入端与所述泄放nmos管的栅极连接，所述第四传输门的输入端与所述触发nmos管的源极连接，所述第二传输门的输出端和所述第四传输门的输出端均
接地。其有益效果在于：能够确保泄放pmos管和泄放nmos管在io电路正常工作时保持关断状态，从而不影响io电路的输出功能，同时能够保证驱动pmos管、驱动nmos管、泄放pmos管和泄放nmos管的体端电位在io电路正常工作时与源漏极保持反偏，进而不会增大静态功耗。
26.可选地，所述电源钳位单元包括第一开关电路、第二开关电路、第三开关电路和第四开关电路，所述第一开关电路的一端和所述第三开关电路的一端均接电源电压，所述第一开关电路的另一端与所述泄放pmos管的栅极连接，所述第三开关电路的另一端与所述触发pmos管的源极连接，所述第二开关电路的一端与所述泄放nmos管的栅极连接，所述第四开关电路的一端与所述触发nmos管的源极连接，所述第二开关电路的另一端和所述第四开关电路的另一端均接地。
27.可选地，所述第一开关电路、所述第二开关电路、所述第三开关电路和所述第四开关电路均为传输门。
28.可选地，所述第一开关电路和所述第三开关电路均为传输门，所述第二开关电路和所述第四开关电路均为nmos管。
附图说明
29.图1为传统双向io电路的结构示意图；
30.图2为mos管触发esd泄放的骤回曲线；
31.图3为本发明一些实施例中io电路的示意图；
32.图4为本发明一些具体实施例io电路的电路示意图；
33.图5为本发明一些实施例中利用pmos管辅助nmos管快速开启esd泄放的原理图。
具体实施方式
34.为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
35.针对现有技术存在的问题，本发明的实施例提供了一种io电路。参照图3和图4，io电路包括驱动mos管单元101、泄放mos管单元102和门电压均衡单元103。
36.参照图3和图4，所述驱动mos管单元101包括驱动pmos管1011和驱动nmos管1012，所述泄放mos管单元102包括泄放pmos管1021和泄放nmos管1022，所述门电压均衡单元103与所述驱动mos管单元101和所述泄放mos管单元102连接，用于在出现静电脉冲时，为所述驱动pmos管1011的栅极提供第一电压，为所述驱动nmos管1012的栅极提供第二电压，为所述泄放pmos管1021单元的栅极提供第三电压，为所述泄放nmos管1022单元的栅极提供第四电压，且所述第一电压和所述第三电压的差值小于第一电压差，所述第二电压和所述第四电压的差值小于第二电压差。
37.一些实施例中，所述第一电压差为35～85mv，所述第二电压差为55～105mv。具体地，所述第一电压差为35mv、45mv、55mv、65mv、75mv或85mv，所述第二电压差为55mv、65mv、75mv、85mv、95mv或105mv。
38.参照图3和图4，所述io电路还包括第一驱动缓冲器106和第二驱动缓冲器107，所述第一驱动缓冲器106的输入端和所述第二驱动缓冲器107的输入端均连接核心电路，所述第一驱动缓冲器106的输出端与所述驱动pmos管1011的栅极连接，所述第二驱动缓冲器107的输出端与所述驱动nmos管1012的栅极连接。
39.参照图3和图4，所述驱动pmos管1011的漏极、所述泄放pmos管1021的漏极、所述驱动nmos管1012的漏极和所述泄放nmos管1022漏极连接。
40.一些实施例中，所述门电压均衡单元包括第一门电压均衡pmos管和第二门电压均衡pmos管，所述第一门电压均衡pmos管的源极与所述驱动pmos管的栅极连接，所述第一门电压均衡pmos管的漏极与所述驱动pmos管的漏极连接，所述第二门电压均衡pmos管的源极与所述泄放pmos管的栅极连接，所述第二门电压均衡pmos管的漏极与所述泄放pmos管的漏极连接，所述第一门电压均衡pmos管的栅极和所述第二门电压均衡pmos管的栅极均接电源电压。
41.一些实施例中，所述门电压均衡单元还包括第一门电压均衡nmos管和第二门电压均衡nmos管，所述第一门电压均衡nmos管的漏极与所述驱动nmos管的漏极连接，所述第一门电压均衡nmos管的源极与所述驱动nmos管的栅极连接，所述第二门电压均衡nmos管的漏极与所述泄放nmos管的漏极连接，所述第二门电压均衡nmos管的源极与所述泄放nmos管的栅极连接，所述第一门电压均衡nmos管的栅极与所述第二门电压均衡nmos管的栅极均接地。
42.又一些实施例中，参照图4，所述门电压均衡单元103包括第一门电压均衡pmos管1031、第二门电压均衡pmos管1032和第一镇流电阻r1，所述第一门电压均衡pmos管1031的源极与所述驱动pmos管1011的栅极连接，所述第二门电压均衡pmos管1032的源极与所述泄放pmos管1021的栅极连接，所述第一门电压均衡pmos管1031的漏极和所述第二门电压均衡pmos管1032的漏极均与所述第一镇流电阻r1的一端连接，所述第一镇流电阻r1的另一端与所述驱动pmos管1011的漏极连接，所述第一门电压均衡pmos管1031的栅极和所述第二门电压均衡pmos管1032的栅极均接电源电压vdd。
43.参照图4，所述门电压均衡单元103还包括第一门电压均衡nmos管1033、第二门电压均衡nmos管1034和第二镇流电阻r2，所述第一门电压均衡nmos管1033的源极与所述驱动nmos管1012的栅极连接，所述第二门电压均衡nmos管1034的源极与所述泄放nmos管1022的栅极连接，所述第一门电压均衡nmos管1033的漏极和所述第二门电压均衡nmos管1034的漏极均与所述第二镇流电阻r2的一端连接，所述第二镇流电阻r2的另一端与所述驱动nmos管1012的漏极连接，所述第一门电压均衡nmos管1033的栅极与所述第二门电压均衡nmos管1034的栅极均接地vss。其中，所述第一门电压均衡pmos管的尺寸与所述驱动pmos管的尺寸比例为1:16～1:24，所述第二门电压均衡pmos管的尺寸与所述驱动pmos管的尺寸比例为1:16～1:24，所述第一门电压均衡nmos管的尺寸与所述驱动nmos管的尺寸的比例为1:24～1:32，所述第二门电压均衡nmos管的尺寸与所述驱动nmos管的尺寸的比例为1:24～1:32，所述第一镇流电阻r1的阻值和所述第二镇流电阻r2的阻值均为800～1300ω，以向所述驱动
pmos管1011的n阱和所述泄放pmos管1021的n阱提供大于10μa/μm的电流。
44.一些实施例中，所述第一门电压均衡pmos管的尺寸与所述驱动pmos管的尺寸比例为1:24，所述第二门电压均衡pmos管的尺寸与所述驱动pmos管的尺寸比例为1:24，所述第一门电压均衡nmos管的尺寸与所述驱动nmos管的尺寸的比例为1:32，所述第二门电压均衡nmos管的尺寸与所述驱动nmos管的尺寸的比例为1:32，所述第一镇流电阻的阻值和所述第二镇流电阻的阻值均为1300ω。
45.又一些实施例中，所述第一门电压均衡pmos管的尺寸与所述驱动pmos管的尺寸比例为1:16，所述第二门电压均衡pmos管的尺寸与所述驱动pmos管的尺寸比例为1:16，所述第一门电压均衡nmos管的尺寸与所述驱动nmos管的尺寸的比例为1:24，所述第二门电压均衡nmos管的尺寸与所述驱动nmos管的尺寸的比例为1:24，所述第一镇流电阻的阻值和所述第二镇流电阻的阻值均为800ω。
46.又一些实施例中，所述第一门电压均衡pmos管的尺寸与所述驱动pmos管的尺寸比例为1:20，所述第二门电压均衡pmos管的尺寸与所述驱动pmos管的尺寸比例为1:20，所述第一门电压均衡nmos管的尺寸与所述驱动nmos管的尺寸的比例为1:28，所述第二门电压均衡nmos管的尺寸与所述驱动nmos管的尺寸的比例为1:28，所述第一镇流电阻的阻值和所述第二镇流电阻的阻值均为1000ω。
47.一些实施例中，所述第一门电压均衡pmos管和所述第二门电压均衡pmos管为小尺寸mos器件，漏极连接的阻值为800～1300ω的第一镇流电阻能够起到限流的作用，进而避免所述第一门电压均衡pmos管和所述第二门电压均衡pmos管损坏。
48.参照图4，所述第一门电压均衡pmos管1031的栅极和所述第二门电压均衡pmos管1032的栅极均接电源电压vdd，在未上电时，电源电压vdd的电平可以近似看作低电平“0”，因此，所述第一门电压均衡pmos管1031和所述第二门电压均衡pmos管1032保持常开的状态。当所述第一门电压均衡pmos管1031和所述第二门电压均衡pmos管1032为小尺寸mos器件，静电脉冲通过所述第一门电压均衡pmos管1031和所述第二门电压均衡pmos管1032能够分别赋予所述驱动pmos管1011的栅极和所述泄放pmos管1021的栅极的电压约为0.7～0.9v。
49.一些实施例中，所述第一门电压均衡nmos管和所述第二门电压均衡nmos管为小尺寸mos器件，漏极连接的阻值为800～1300ω的第一镇流电阻r1能够起到限流的作用，进而避免所述第一门电压均衡nmos管和所述第二门电压均衡nmos管损坏。
50.参照图4，所述第一门电压均衡nmos管1033的栅极和所述第二门电压均衡nmos管1034的栅极均接地vss，利用所述第一门电压均衡nmos管1033的源极和漏极之间的寄生电容和所述第二门电压均衡nmos管1034源极和漏极之间的寄生电容可以分别赋予所述驱动nmos管1012的栅极和所述泄放nmos管1022的栅极的电压约为0.3～0.5v。
51.参照图4，所述驱动pmos管1011的栅极电压和所述泄放pmos管1021的栅极电压约为0.7～0.9v，所述驱动nmos管1012的栅极电压和所述泄放pmos管1021的栅极电压约为0.3～0.5v，能够使所述驱动pmos管1011、所述泄放pmos管1021、所述驱动nmos管1012和所述泄放pmos管1021的沟道下方存在小电流，既不会伤害到栅氧化层，同时能够快速的到达骤回区。当上电后，所述第一门电压均衡pmos管1031、所述第二门电压均衡pmos管1032、所述第一门电压均衡nmos管1033和所述第二门电压均衡nmos管1034则会关断，并不会对所述io电
路的输出功能产生影响。
52.参照图3和图4，所述io电路还包括触发单元104和电源钳位单元105，所述触发单元104与所述驱动mos管单元101和泄放mos管单元102连接，用于向所述驱动pmos管1011的体端、所述驱动nmos管1012的体端、所述泄放pmos管1021的体端和所述泄放nmos管1022的体端耦合电压或电流，所述电源钳位单元105与所述泄放mos管单元102和所述触发单元104连接，用于在io电路正常工作时关断所述泄放pmos管1021和泄放nmos管1022。
53.一些实施例中，所述触发单元包括触发pmos管和触发nmos管，所述触发pmos管的源极与所述驱动pmos管的体端和所述泄放pmos管的体端连接，所述触发pmos管的漏极与所述泄放pmos管的漏极连接，所述触发pmos管的栅极接电源电压，所述触发nmos管的源极与所述驱动nmos管的体端和所述泄放nmos管的体端连接，所述触发nmos管的漏极与所述泄放nmos管的漏极连接，所述触发nmos管的栅极接地。
54.又一些实施例中，参照图4，所述触发单元104包括触发pmos管1041、触发nmos管1042、第三镇流电阻r3和第四镇流电阻r4，所述触发pmos管1041的源极与所述驱动pmos管1011的体端和所述泄放pmos管1021的体端连接，所述触发pmos管1041的漏极与所述第三镇流电阻r3的一端连接，所述第三镇流电阻r3的另一端与所述泄放pmos管1021的漏极连接，所述触发pmos管1041的栅极接电源电压vdd，所述触发nmos管1042的源极与所述驱动nmos管1012的体端和所述泄放nmos管1022的体端连接，所述触发nmos管1042的漏极与所述第四镇流电阻r4的一端连接，所述第四镇流电阻r4的另一端与所述泄放nmos管1022的漏极连接，所述触发nmos管1042的栅极接地vss。其中，所述触发pmos管的尺寸与所述泄放pmos管的尺寸比例为1:16～1:24，所述触发nmos管的尺寸与所述泄放nmos管的尺寸比例为1:24～1:32，所述第三镇流电阻r3的阻值和所述第四镇流电阻r4的阻值为500～1000ω，用于向所述驱动nmos管1012的p型衬底和所述泄放nmos管1022的p型衬底提供大于0.2～0.4v的电压。
55.一些实施例中，所述触发pmos管的尺寸与所述泄放pmos管的尺寸比例为1:24，所述触发nmos管的尺寸与所述泄放nmos管的尺寸比例为1:32，所述第三镇流电阻的阻值和所述第四镇流电阻r4的阻值为1000ω。
56.又一些实施例中，所述触发pmos管的尺寸与所述泄放pmos管的尺寸比例为1:16，所述触发nmos管的尺寸与所述泄放nmos管的尺寸比例为1:24，所述第三镇流电阻的阻值和所述第四镇流电阻r4的阻值为500ω。
57.另一些实施例中，所述触发pmos管的尺寸与所述泄放pmos管的尺寸比例为1:20，所述触发nmos管的尺寸与所述泄放nmos管的尺寸比例为1:28，所述第三镇流电阻的阻值和所述第四镇流电阻r4的阻值为750ω。
58.图5为本发明一些实施例中利用pmos管辅助nmos管快速开启esd泄放的原理图。参照图5，驱动pmos管和泄放pmos管的寄生三极管为pnp型，利用硅体中寄生的垂直pnp三极管来提高p型衬底的电压进而辅助nmos管快速开启，垂直pnp三极管产生的电流i
pnp
为泄放电流i
npn
提供稳定的基极维持电流。
59.参照图4，所述触发pmos管1041的栅极接电源电压vdd，在未上电的情况下，电源电压vdd的电平可以近似看作低电平“0”，可以看做所述触发pmos管1041处于常开状态，在静电脉冲来临时，焊盘pad通过所述触发pmos管1041能够持续向所述驱动pmos管1011的n阱和
所述泄放pmos管1021的n阱注入电流，之后n阱上的电流作为垂直pnp三极管的基极电流，经过放大产生集电极电流i
npn
。
60.参照图4，所述驱动nmos管1012和所述泄放nmos管1022的寄生三极管为npn型，利用所述触发nmos管1042源极和漏极之间的电容，为所述驱动nmos管1012的体端和所述泄放nmos管1022的体端耦合一定的电压，能够使其在p型衬底与n+之间快速积累达到骤回区所需要的电势差，例如0.7v，使得所述驱动nmos管1012和所述泄放nmos管1022能够快速开启。
61.一些实施例中，所述电源钳位单元包括第一开关电路、第二开关电路、第三开关电路和第四开关电路，所述第一开关电路的一端和所述第三开关电路的一端均接电源电压，所述第一开关电路的另一端与所述泄放pmos管的栅极连接，所述第三开关电路的另一端与所述触发pmos管的源极连接，所述第二开关电路的一端与所述泄放nmos管的栅极连接，所述第四开关电路的一端与所述触发nmos管的源极连接，所述第二开关电路的另一端和所述第四开关电路的另一端均接地。
62.参照图4，所述第一开关电路、所述第二开关电路、所述第三开关电路和所述第四开关电路均为传输门，分别为第一传输门1051、第二传输门1052、第三传输门1053和第四传输门1054，所述第一传输门1051的输入端和所述第三传输门1053的输入端均接电源电压vdd，所述第一传输门1051的输出端与所述泄放pmos管1021的栅极连接，所述第三传输门1053的输出端与所述触发pmos管1041的源极连接，所述第二传输门1052的输入端与所述泄放nmos管1022的栅极连接，所述第四传输门1054的输入端与所述触发nmos管1042的源极连接，所述第二传输门1052的输出端和所述第四传输门1054的输出端均接地vss。当所述io电路正常工作时，能够将所述泄放pmos管1021的栅极电压固定在电源电压vdd，将所述泄放nmos管1022的栅极电压固定在接地vss电压，避免所述io电路异常，将所述驱动pmos管1011的体端电压和所述泄放pmos管1021的体端电压固定在电源电压vdd，将所述驱动nmos管1012的体端电压和所述泄放nmos管1022的体端电压规定在接地vss电压，避免静态漏电。能够使所述泄放pmos管1021和所述泄放nmos管1022在所述io电路正常工作时保持关断，使得所述驱动pmos管1011的体端、所述驱动nmos管1012的体端、所述泄放pmos管1021的体端和所述泄放nmos管1022的体端在正常工作时反偏，避免漏电。
63.一些实施例中，所述第一开关电路和所述第三开关电路均为传输门，分别为第一传输门和第三传输门，所述第二开关电路和所述第四开关电路均为nmos管，分别为第一nmos管和第二nmos管，所述第一传输门的输入端和所述第三传输门的输入端均接电源电压，所述第一传输门的输出端与所述泄放pmos管的栅极连接，所述第三传输门的输出端与所述触发pmos管的源极连接，所述第一nmos管的源极和所述第二nmos管的源极均接地，所述第一nmos管的漏极与所述泄放nmos管的栅极连接，所述第二nmos管的漏极与所述泄放nmos管的栅极连接，所述第一nmos管的栅极和所述第二nmos管的栅极均接电源电压。其中，所述第一nmos管的体端和所述第二nmos管的体端接地。
64.虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。