一种用于电压模式RRAM存算电路的模数转换器的制作方法

一种用于电压模式rram存算电路的模数转换器
技术领域
1.本发明涉及一种用于电压模式rram存算电路的模数转换器，属于模数转换器技术领域。


背景技术：

2.当前的模数转换器（adc）主要为flash adc、sar adc和pipelined adc结构，随着精度的提升，flash adc所用的比较器数量会呈指数增加，由此带来较大的功耗和面积的增长；sar adc需要电容dac阵列进行逐次加权比较量化，较多的电容不仅增大了电路的面积，电容的充放电也会产生较大的动态功耗；pipelined adc结构较复杂，设计难度较大。


技术实现要素：

3.本发明的目的在于克服现有技术中的不足，提供一种用于电压模式rram存算电路的模数转换器，解决了当前模数转换器结构在拓展量化位宽时带来较大的面积和功耗的问题。
4.为达到上述目的/为解决上述技术问题，本发明是采用下述技术方案实现的：一种用于电压模式rram存算电路的模数转换器，包括源线sli、采样模块、误差放大器a、第一量化电路、第二量化电路、缓冲器bu、电源ldo-和电源ldo+；所述源线sli与采样模块相连，采样模块用于对源线sli进行电位采样；所述误差放大器a的反相输入端与采样模块相连，正相输入端连接有电容cc，所述电容cc的下极板接地；所述误差放大器a的正相输入端和反相输入端具有初始化参考电压v
ref
；所述误差放大器a的输出信号为vf，所述误差放大器a的输出端与第一量化电路、第二量化电路相连；所述第一量化电路和第二量化电路的输出端与缓冲器bu相连；所述电容cc的上极板分别与电源ldo-和电源ldo+的输出端相连；所述电源ldo-和电源ldo+用于提供多种不同幅值的参考电位；所述电源ldo-具有启动端pd-，所述启动端pd-与第二量化电路的输出端相连；所述电源ldo+具有启动端pd+，所述启动端pd+与第二量化电路的输出端相连；所述第二量化电路用于控制电源ldo-和电源ldo+的启停。
5.可选地，所述采样模块包括电容cs和开关si；所述开关si的一端与源线sli相连，所述开关si的另一端分别与电容cs的上极板、误差放大器a的反相输入端相连，所述电容cs的下极板接地。
6.可选地，所述第二量化电路包括开关s
s0-、开关s
s19
、反相器inv2和反相器inv3；所述开关s
s0-的一端与误差放大器a的输出端相连，所述开关s
s0-的另一端与反相器inv2的输入端相连；所述反相器inv2的输出端与反相器inv3的输入端相连，所述反相器inv2的输出信号为vos-；所述反相器inv3的输出端与开关s
s19
的一端相连，所述开关s
s19
的另一端与缓冲器bu的输入端相连；所述缓冲器bu的输出信号为v0；所述反相器inv3的输出信号为vos。
7.可选地，所述第一量化电路包括开关s
s0
、开关s
s5-、开关s
s5
、开关s
s18
、反相器inv0和反相器inv1；所述开关s
s0
的一端与误差放大器a的输出端相连，所述开关s
s0
的另一端与反相器inv0的输入端相连；所述反相器inv0的输出端与开关s
s5-的一端、反相器inv1的输入端相连；所述反相器inv1的输出端与开关s
s5
的一端相连；所述开关s
s5-的另一端、开关s
s5
的另一端均与开关s
s18
的一端相连，所述开关s
s18
的另一端与缓冲器bu的输入端相连，所述开关s
s18
跟随开关s
s0
同时闭合或断开；当vos-为高电平“1”时，所述开关s
s5-闭合，所述开关s
s5
断开；当vos为高电平“1”时，所述开关s
s5
闭合，所述开关s
s5-断开。
8.可选地，所述电源ldo-包括参考电位v
f0-、参考电位v
f1-、参考电位v
f2-、参考电位v
f3-、第一电位路径、第二电位路径、第三电位路径和第四电位路径；所述第一电位路径包括开关s
s1
和开关s
s6
；所述开关s
s1
的一端与电容cc的上极板相连，所述开关s
s1
的另一端与开关s
s6
的一端相连，所述开关s
s6
的另一端与参考电位v
f0-相连；所述第二电位路径包括开关s
s2
和开关s
s7
；所述开关s
s2
的一端与电容cc的上极板相连，所述开关s
s2
的另一端与开关s
s7
的一端相连，所述开关s
s7
的另一端与参考电位v
f1-相连；所述第三电位路径包括开关s
s3
和开关s
s8
；所述开关s
s3
的一端与电容cc的上极板相连，所述开关s
s3
的另一端与开关s
s8
的一端相连，所述开关s
s8
的另一端与参考电位v
f2-相连；所述第四电位路径包括开关s
s4
和开关s
s9
；所述开关s
s4
的一端与电容cc的上极板相连，所述开关s
s4
的另一端与开关s
s9
的一端相连，所述开关s
s9
的另一端与参考电位v
f3-相连；当vos为高电平“1”时，电源ldo-启动，开关s
s6
~开关s
s9
闭合。
9.可选地，所述电源ldo+包括参考电位v
f0+
、参考电位v
f1+
、参考电位v
f2+
、参考电位v
f3+
、第五电位路径、第六电位路径、第七电位路径和第八电位路径；所述第五电位路径包括开关s
s10
和开关s
s14
；所述开关s
s10
的一端与电容cc的上极板相连，所述开关s
s10
的另一端与开关s
s14
的一端相连，所述开关s
s14
的另一端与参考电位v
f0+
相连；所述第六电位路径包括开关s
s11
和开关s
s15
；所述开关s
s11
的一端与电容cc的上极板相连，所述开关s
s11
的另一端与开关s
s15
的一端相连，所述开关s
s15
的另一端与参考电位v
f1+
相连；所述第七电位路径包括开关s
s12
和开关s
s16
；所述开关s
s12
的一端与电容cc的上极板相连，所述开关s
s12
的另一端与开关s
s16
的一端相连，所述开关s
s16
的另一端与参考电位v
f2+
相连；所述第八电位路径包括开关s
s13
和开关s
s17
；所述开关s
s13
的一端与电容cc的上极板相连，所述开关s
s13
的另一端与开关s
s17
的一端相连，所述开关s
s17
的另一端与参考电位v
f3+
相连；当vos为低电平“0”时，电源ldo+启动，开关s
s14
~开关s
s17
闭合。
10.可选地，所述参考电位v
f0-、参考电位v
f1-、参考电位v
f2-和参考电位v
f3-依次变大且小于初始化参考电压v
ref
；所述参考电位v
f3+
、参考电位v
f2+
、参考电位v
f1+
和参考电位v
f0+
依次减小且大于初始化参考电压v
ref
。
11.与现有技术相比，本发明所达到的有益效果：1、本发明通过设置电源ldo-和电源ldo+为第一量化电路和第二量化电路提供高、低于初始化参考电压v
ref
的量化参考电位以分别实现对量化数值正负性的判断，无需外部信号控制，且由于量化参考电位由电源ldo-和电源ldo+直接提供，因此在拓展量化位宽时，仅需改变电源提供的量化电位的数量，而无需指数次幂地增加比较器的数量或设置dac电容阵列，极大地减小了电路的面积和功耗，解决了当前模数转换器结构在拓展量化位宽时带来较大的面积和功耗的问题。
12.2、本发明通过电源ldo-和电源ldo+直接提供量化参考电位与采样模块的电容cc的采样电位直接进行比较，没有复杂的逻辑控制结构，优化了电路设计的难度。
附图说明
13.图1为本发明实施例提供的一种用于电压模式rram存算电路的模数转换器的示意图；图2为本发明实施例提供的一种用于电压模式rram存算电路的模数转换器的电路图；图3为本发明实施例提供的一种用于电压模式rram存算电路的模数转换器与rram阵列的连接示意图。
具体实施方式
14.下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
15.在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
16.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
实施例
17.如图1所示，一种用于电压模式rram存算电路的模数转换器，包括源线sli、采样模块、误差放大器a、第一量化电路、第二量化电路、缓冲器bu、电源ldo-和电源ldo+；所述源线sli与采样模块相连，采样模块用于对源线sli进行电位采样；所述误差放大器a的反相输入端与采样模块相连，正相输入端连接有电容cc，所述电容cc的下极板接地；所述误差放大器a的正相输入端和反相输入端具有初始参考电压v
ref
；所述误差放大器a的输出信号为vf，所述误差放大器a的输出端与第一量化电路、第二量化电路相连；所述第一量化电路和第二量化电路的输出端分别与缓冲器bu相连；所述电容cc的上极板分别与电源ldo-和电源ldo+的输出端相连；所述电源ldo-和电源ldo+用于提供多种不同幅值的参考电位；所述电源ldo-具有启动端pd-，所述启动端pd-与第二量化电路的输出端相连；所述电源ldo+具有启动端pd+，所述启动端pd+与第二量化电路的输出端相连；所述第二量化电路用于控制电源ldo-和电源ldo+的启停。
18.如图2所示，所述采样模块包括电容cs和开关si；所述开关si的一端与源线sli相连，所述开关si的另一端分别与电容cs的上极板、误差放大器a的反相输入端相连，所述电容cs的下极板接地；
如图2所示，所述第二量化电路包括开关s
s0-、开关s
s19
、反相器inv2和反相器inv3；所述开关s
s0-的一端与误差放大器a的输出端相连，所述开关s
s0-的另一端与反相器inv2的输入端相连；所述反相器inv2的输出端与反相器inv3的输入端相连，所述反相器inv2的输出信号为vos-；所述反相器inv3的输出端与开关s
s19
的一端相连，所述开关s
s19
的另一端与缓冲器bu的输入端相连；所述缓冲器bu的输出信号为v0；所述反相器inv3的输出信号为vos。
19.如图2所示，所述第一量化电路包括开关s
s0
、开关s
s5-、开关s
s5
、开关s
s18
、反相器inv0和反相器inv1；所述开关s
s0
的一端与误差放大器a的输出端相连，所述开关s
s0
的另一端与反相器inv0的输入端相连；所述反相器inv0的输出端与开关s
s5-的一端、反相器inv1的输入端相连；所述反相器inv1的输出端与开关s
s5
的一端相连；所述开关s
s5-的另一端、开关s
s5
的另一端均与开关s
s18
的一端相连，所述开关s
s18
的另一端与缓冲器bu的输入端相连，所述开关s
s18
跟随开关s
s0
同时闭合或断开；当vos-为高电平“1”时，所述开关s
s5-闭合，所述开关s
s5
断开；当vos为高电平“1”时，所述开关s
s5
闭合，所述开关s
s5-断开。
20.如图2所示，所述电源ldo-包括参考电位v
f0-、参考电位v
f1-、参考电位v
f2-、参考电位v
f3-、第一电位路径、第二电位路径、第三电位路径和第四电位路径；所述第一电位路径包括开关s
s1
和开关s
s6
；所述开关s
s1
的一端与电容cc的上极板相连，所述开关s
s1
的另一端与开关s
s6
的一端相连，所述开关s
s6
的另一端与参考电位v
f0-相连；所述第二电位路径包括开关s
s2
和开关s
s7
；所述开关s
s2
的一端与电容cc的上极板相连，所述开关s
s2
的另一端与开关s
s7
的一端相连，所述开关s
s7
的另一端与参考电位v
f1-相连；所述第三电位路径包括开关s
s3
和开关s
s8
；所述开关s
s3
的一端与电容cc的上极板相连，所述开关s
s3
的另一端与开关s
s8
的一端相连，所述开关s
s8
的另一端与参考电位v
f2-相连；所述第四电位路径包括开关s
s4
和开关s
s9
；所述开关s
s4
的一端与电容cc的上极板相连，所述开关s
s4
的另一端与开关s
s9
的一端相连，所述开关s
s9
的另一端与参考电位v
f3-相连；所述启动端pd-与反相器inv3的输出端相连，当vos为高电平“1”时，电源ldo-启动，开关s
s6
~开关s
s9
闭合。
21.如图2所示，所述电源ldo+包括参考电位v
f0+
、参考电位v
f1+
、参考电位v
f2+
、参考电位v
f3+
、第五电位路径、第六电位路径、第七电位路径和第八电位路径；所述第五电位路径包括开关s
s10
和开关s
s14
；所述开关s
s10
的一端与电容cc的上极板相连，所述开关s
s10
的另一端与开关s
s14
的一端相连，所述开关s
s14
的另一端与参考电位v
f0+
相连；所述第六电位路径包括开关s
s11
和开关s
s15
；所述开关s
s11
的一端与电容cc的上极板相连，所述开关s
s11
的另一端与开关s
s15
的一端相连，所述开关s
s15
的另一端与参考电位v
f1+
相连；所述第七电位路径包括开关s
s12
和开关s
s16
；所述开关s
s12
的一端与电容cc的上极板相连，所述开关s
s12
的另一端与开关s
s16
的一端相连，所述开关s
s16
的另一端与参考电位v
f2+
相连；所述第八电位路径包括开关s
s13
和开关s
s17
；所述开关s
s13
的一端与电容cc的上极板相连，所述开关s
s13
的另一端与开关s
s17
的一端相连，所述开关s
s17
的另一端与参考电位v
f3+
相连，所述电源ldo+具有启动端pd+，所述启动端pd+与反相器inv3的输出端相连，当vos为低电平“0”时，电源ldo+启动，开关s
s14
~开关s
s17
闭合；如图2所示，所述参考电位v
f0-、参考电位v
f1-、参考电位v
f2-和参考电位v
f3-依次变大且小于初始化参考电压v
ref
；所述参考电位v
f3+
、参考电位v
f2+
、参考电位v
f1+
和参考电位v
f0+
依次减小且大于初始化参考电压v
ref
；具体的，参考电位v
f1-=2v
f0-；参考电位v
f2-=4v
f0-；
参考电位v
f3-=8v
f0-；参考电位v
f1+
=2v
f0+
；参考电位v
f2+
=4v
f0+
；参考电位v
f3+
=8v
f0+
。
22.如图2和图3所示，在进行模拟-数字信号转换之前，先对误差放大器a的正相输入端和反相输入端初始化，使得电容cs和误差放大器a正相输入端上的电容cc的上极板均为初始参考电压v
ref
；若rram阵列的运算结果使得源线sli上的电压小于初始参考电压v
ref
，则开关si打开后，电容cs通过源线sli放电，导致电容cs中存储的电荷量减小，致使电容cs上极板的电位降低至小于初始参考电位v
ref
，即：v
cs
=v
ref-δv＜v
ref
其中，δv为电容cs通过源线sli放电失去的电荷量与电容cs容值大小的比值；电容cc的上极板电位仍为初始参考电位v
ref
，所以此时误差放大器a的差分输入端出现失调，且正相输入端的电位高于反相输入端，所以误差放大器的输出电平vf为高电平“1”；待电位vf稳定后，闭合开关s
s0-和s
s19
，断开开关s
s0
和s
s18
（开关s
s0-和s
s19
仅在判断符号位时闭合，判断幅度位时则闭合开关s
s0
和s
s18
，断开开关s
s0-和s
s19
），则电位vf经过反相器inv2反相为低电平“0”（vos-），再经过反相器inv3反相为高电平“1”（vos），通过缓冲器bu输出，模拟-数字转化的第一位为用高电平“1”表示的符号位，即表示模数转换器所量化的数据为一个负数；由于vos为高电平“1”，所以电源ldo-启动，电源ldo+未启动，且开关s
s6
~s
s9
打开，开关s
s14
~s
s17
断开，待参考电位v
f0-稳定后，闭合开关s
s1
，由于参考电位v
f0-、参考电位v
f1-、参考电位v
f2-和参考电位v
f3-的电位均小于初始参考电压v
ref
，此时电容cc通过开关s
s1
所在的电位路径放电，并使其上极板电位降低，待电容cc上极板电位稳定后，再读取电位vf，此时vf的幅度值为最高位，若电容cc的上极板电位高于电容cs的上极板电位，则vf为高电平“1”，若电容cc的上极板电位低于电容cs的上极板电位，则vf为低电平“0”，闭合开关s
s0
和s
s18
，由于此时v
os
为高电平“1”，因此开关s
s5
闭合，s
s5-断开，vf经过反相器inv0和inv1反相后仍保持原电位，并通过开关s
s5
和s
s18
传输到缓冲器bu输出；断开开关s
s1
，闭合开关s
s2
，由于电容cc的上极板电位较参考电位v
f1-小，电源ldo-通过开关s
s2
所在电位路径对电容cc充电，待电容cc的上极板电位稳定之后，再读取电位vf，此时的vf的幅度值为次高位，若电容cc的上极板电位高于电容cs的上极板电位，则vf为高电平“1”，若电容cc的上极板电位低于电容cs的上极板电位，则vf为低电平“0”，然后闭合开关s
s0
和s
s18
，由于此时v
os
为高电平“1”，所以开关s
s5
闭合，s
s5-断开，vf经过反相器inv0和inv1反相后仍保持原电位，并通过开关s
s5
和s
s18
传输到缓冲器bu输出；断开开关s
s2
，闭合开关s
s3
，由于电容cc的上极板电位较参考电位v
f2-小，电源ldo-通过开关s
s3
所在的电位路径对电容cc充电，待电容cc的上极板电位稳定之后，再读取电位vf，此时的vf的幅度值为次低位，若电容cc的上极板电位高于电容cs的上极板电位，则vf为高电平“1”，若电容cc的上极板电位低于电容cs的上极板电位，则vf为低电平“0”，闭合开关s
s0
和s
s18
，由于v
os
为高电平“1”，因此开关s
s5
闭合，s
s5-断开，vf经过反相器inv0和inv1反相后仍保持原电位，并通过开关s
s5
和s
s18
传输到缓冲器bu输出；断开开关s
s3
，闭合开关s
s4
，由于电容cc的上极板电位较参考电位v
f3-小，电源ldo-通过开关s
s4
所在电位路径对电容cc充电，待电容cc的上极板电位稳定之后，再读取电位vf，此时的vf的幅度值为最低位，若电容cc的上极板电位高于电容cs的上极板电位，则vf为高电平“1”，若电容cc的上极板电位低于电容cs的上极板电位，则vf为低电平“0”，然后闭合开关s
s0
和s
s18
，由于v
os
为高电平“1”，所以开关s
s5
闭合，s
s5-断开，vf经过反相器inv0和inv1反相后仍保持原电位，并通过开关s
s5
和s
s18
传输到
缓冲器bu输出。
23.若rram阵列的运算结果使得源线sli上的电压大于初始参考电压v
ref
，则开关si打开后，电容cs通过源线sli充电，使电容cs中存储的电荷量增加，致使电容cs上极板的电位升高至大于初始参考电位v
ref
，即： v
cs
=v
ref
+δv＞v
ref
其中，δv为电容cs从源线sli采样得到的电荷量与电容cs容值大小的比值；而电容cc的上极板电位仍为初始参考电位v
ref
，此时误差放大器a的差分输入端出现失调，且正相输入端的电位低于反相输入端，所以误差放大器a的输出电平vf为低电平“0”，待电位vf稳定后，闭合开关s
s0_
和s
s19
，断开开关s
s0
和s
s18
（开关s
s0_
和s
s19
仅在判断符号位时闭合，判断幅度位时则闭合开关s
s0
和s
s18
，断开开关s
s0_
和s
s19
），则电位vf经过反相器inv2反相为高电平“1”（v
os_
），再经过反相器inv3反相为低电平“0”（v
os
），通过缓冲器bu输出；模拟-数字转化的第一位为用低电平“0”表示的符号位，即表示模数转换器所量化的数据为一个正数；由于v
os
为低电平“0”，所以电源ldo+启动，电源ldo-未启动，且开关s
s14
~s
s17
打开，开关s
s6
~s
s9
断开，待参考电位v
f0+
稳定后，闭合开关s
s10
，由于参考电位v
f0+
、参考电位v
f1+
、参考电位v
f2+
和参考电位v
f3+
的电位均大于初始参考电压v
ref
，此时电容cc就通过开关s
s10
所在的电位路径充电，使其上极板电位升高，待电容cc上极板电位稳定之后，再读取电位vf，此时的vf的幅度值为最高位，若电容cc的上极板电位高于电容cs的上极板电位，则vf为高电平“1”，若电容cc的上极板电位低于电容cs的上极板电位，则vf为低电平“0”，闭合开关s
s0
和s
s18
，由于v
os_
为高电平“1”，所以开关s
s5_
闭合，s
s5
断开，vf经过反相器inv0之后反相，并通过开关s
s5_
和s
s18
传输到缓冲器bu输出；断开开关s
s10
，闭合开关s
s11
，由于电容cc的上极板电位较参考电位v
f1+
大，电源ldo+通过开关s
s11
所在的电位路径对电容cc放电，待电容cc的上极板电位稳定之后，再读取电位vf，此时的vf的幅度值为次高位，若电容cc的上极板电位高于电容cs的上极板电位，则vf为高电平“1”，若电容cc的上极板电位低于电容cs的上极板电位，则vf为低电平“0”，然后闭合开关s
s0
和s
s18
，由于v
os_
为高电平“1”，开关s
s5_
打开，s
s5
关断，vf经过反相器inv0之后反相，并通过开关s
s5_
和s
s18
传输到缓冲器bu输出；然后关闭开关s
s11
，闭合开关s
s12
，此时由于电容cc的上极板电位较参考电位v
f2+
大，所以电源ldo+通过开关s
s12
所在的电位路径对电容cc放电，待电容cc的上极板电位稳定之后，再读取电位vf，此时vf的幅度值为次低位，若电容cc的上极板电位高于电容cs的上极板电位，则vf为高电平“1”，若电容cc的上极板电位低于电容cs的上极板电位，则vf为低电平“0”，然后闭合开关s
s0
和开关s
s18
，由于此时v
os_
为高电平“1”，开关s
s5_
闭合，s
s5
断开，vf经过反相器inv0之后反相，并通过开关s
s5_
和开关s
s18
传输到缓冲器bu输出；断开开关s
s12
，闭合开关s
s13
，由于电容cc的上极板电位较参考电位v
f3+
大，电源ldo+通过开关s
s13
所在的电位路径对电容cc放电，待电容cc的上极板电位稳定之后，再读取电位vf，此时的vf为幅度值为最低位，若电容cc的上极板电位高于电容cs的上极板电位，则vf为高电平“1”，若电容cc的上极板电位低于电容cs的上极板电位，则vf为低电平“0”，然后闭合开关s
s0
和s
s18
，由于此时v
os_
为高电平“1”，所以开关s
s5_
闭合，s
s5
断开，vf经过反相器inv0之后反相，并通过开关s
s5_
和s
s18
传输到缓冲器bu输出。
24.以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。