一种宽带低功耗控制多功能芯片的制作方法

1.本发明属于集成电路技术领域，具体涉及一种宽带低功耗控制多功能芯片。


背景技术：

2.现代雷达系统正面临一方面高性能要求导致的t/r组件数量增加和系统的复杂性增大，另一方面又要实现低成本的难题。幅相控制多功能芯片是雷达t/r组件的关键部件，主要由微波单片集成电路技术实现。将t/r组件中的限幅、开关、移相器、衰减器和放大器通过设计在芯片内部集成，就得到了典型的幅相控制多功能芯片。这种设计方案有利于雷达系统的小型化和集成化发展，因此有着良好和广泛的应用前景，但同时也对幅相控制多功能芯片在低功耗、低噪声、高增益、高幅相控制精度、高隔离度、低成本和可靠性等各方面性能提出了较高的设计需求。


技术实现要素：

3.本发明为了解决以上问题，提出了一种宽带低功耗控制多功能芯片。
4.本发明的技术方案是：一种宽带低功耗控制多功能芯片包括限幅开关匹配网络、低功耗温补放大网络、电桥式衰减匹配网络和并行驱动网络；限幅开关匹配网络的输入端作为宽带低功耗控制多功能芯片的射频输入端，其输出端和低功耗温补放大网络的输入端连接；电桥式衰减匹配网络的输出端作为宽带低功耗控制多功能芯片的射频输出端，其第一输入端和低功耗温补放大网络的输出端连接；并行驱动网络的第一输出端和电桥式衰减匹配网络的第二输入端连接；并行驱动网络的第二输出端和电桥式衰减匹配网络的第三输入端连接。
5.本发明的有益效果是：本发明通过两级pin型限幅和pin型匹配式单刀单掷开关单元在宽带内实现信号的功率限幅、低插损导通和高隔离关断状态；低功耗温补放大网络采用电流复用堆叠结构结合温补有源偏置结构；衰减网络采用电桥式衰减结构，该结构可以在宽带范围内仅使用一个电桥单元实现多个衰减状态，有效的节省了面积，实现高精度低插损的衰减特性；并行驱动网络采用逻辑管进行门运算实现ttl信号的同相反相变换。本发明具有高限幅特性、高隔离度、高增益、低功耗、高衰减精度和高集成度等优点。
6.进一步地，限幅开关匹配网络包括电阻r1、电阻r2、电阻r3、电容c1、电容c2、接地电容c3、接地电容c4、接地电容c5、二极管d1、接地二极管d2、二极管d3、接地二极管d4、接地二极管d5、接地二极管d6、接地二极管d7、二极管d8、二极管d9、电感l1、接地电感l2、电感l3和电感l4；电容c1的一端作为限幅开关匹配网络的输入端，其另一端分别与二极管d1的负极、二极管d3的正极和电感l1的一端连接；二极管d1的正极和接地二极管d2连接；二极管d3的正极和接地二极管d4连接；电感l1的另一端连接分别与接地二极管d5、接地二极管d6和电容c2的一端连接；电容c2的另一端分别与电感l3的一端、接地二极管d7和二极管d8的负
极连接；二极管d8的正极作为限幅开关匹配网络的输出端，并分别与二极管d9的负极和接地电感l2连接；二极管d9的正极和电阻r3的一端连接；电阻r3的另一端分别与接地电容c3和电感l4的一端连接；电感l4的另一端分别与接地电容c5和电阻r2的一端连接；电阻r2的另一端和控制电压vs1连接；电感l3的另一端分别与接地电容c4和电阻r1的一端连接；电阻r1的另一端和控制电压vs连接。
7.上述进一步方案的有益效果是：本发明输入端采用限幅开关匹配网络，实现低插损、高隔离和高功率限幅特性。限幅部分采用两级pin管级联，第一级采用两正两反，第二级采用一正一反，级间为电感匹配，在实现高限幅特性的同时又具备较高的耐电压特性。vs和vs1为pin匹配式开关单元的控制电压，vs和vs1同为负电压时，二极管d8导通，二极管d7和二极管d9关断，开关呈导通态；vs和vs1同为正电压时，二极管d8关断，二极管d7和二极管d9导通，开关呈导通态；电阻r3、电容c3、电感l4则起到关断状态下驻波匹配的作用。
8.进一步地，低功耗温补放大网络包括电阻r4、电阻r5、电阻r6、接地电阻r7、电阻r8、电阻r9、接地电阻r10、电阻r11、电阻r12、电阻r13、电阻r14、电容c6、电容c7、电容c8、接地电容c9、电容c10、接地电容c11、接地电容c12、接地电容c13、接地电容c14、接地电感l5、电感l6、电感l7、电感l8、电感l9、微带线tl1、微带线tl2、微带线tl3、晶体管m1、晶体管m2、晶体管m3和晶体管m4；电容c6的一端作为低功耗温补放大网络的输入端，其另一端分别与电容c7的一端和接地电感l5连接；电容c7的另一端分别与电阻r4的一端和微带线tl1的一端连接；晶体管m1的栅极分别与微带线tl1的另一端和电阻r8的一端连接；晶体管m1的源极接地；晶体管m1的漏极分别与电容c8的一端和电感l6的一端连接；电容c8的另一端分别与电阻r11的一端和微带线tl2的一端连接；晶体管m2的栅极和微带线tl2的另一端连接；晶体管m2的源极分别与电感l6的另一端和接地电容c9连接；晶体管m2的漏极和微带线tl3的一端连接；晶体管m3的栅极分别与电阻r4的另一端和电阻r6的一端连接；晶体管m3的源极和接地电阻r7连接；晶体管m3的漏极分别与电阻r6的另一端和电阻r5的一端连接；电阻r5的另一端分别与电阻r9的一端、电阻r13的一端、接地电容c12、电阻r12的一端、电感l8的一端和偏置电压vd连接；电阻r9的另一端分别与接地电阻r10和电阻r11的另一端连接；晶体管m4的栅极分别与电阻r13的另一端和电阻r14的一端连接；晶体管m4的源极和微带线tl3的另一端连接；电阻r14的另一端和接地电容c11连接；晶体管m4的漏极分别与电感l7的一端、电感l8的另一端和电感l9的一端连接；电感l7的另一端和电容c10的一端连接；电容c10的另一端和电阻r8的另一端连接；电阻r12的另一端和接地电容c13连接；电感l9的另一端分别与接地电容c14和电容c15的一端连接；电容c15的另一端作为低功耗温补放大网络的输出端。
9.上述进一步方案的有益效果是：本发明的低功耗温补放大网络采用电流复用堆叠结构，与传统的两个放大管堆叠结构相比，本发明共源放大单元采用的是两级电流复用结构，再与共栅放大单元堆叠，同时结合并联负反馈结构拓展带宽。该结构的优势是在获得高增益的同时，可以有效地降低芯片功耗，实现低噪声、高增益和低功耗的特性；偏置电路结合温补有源偏置结构，有源管m3栅漏极之间和源级采用具有正温度系数的电阻r6/r7到地结构，能有效地降低电路对工艺波动和温度的敏感度，同时提高电路的线性度。
10.进一步地，电桥式衰减匹配网络包括接地电阻r15、接地电阻r16、接地电阻r17、接地电阻r18、微带线tl4、微带线tl5、微带线tl6、微带线tl7、开路微带线tl8、开路微带线
tl9、微带线tl10、微带线tl11、晶体管m5、晶体管m6、晶体管m7、晶体管m8和朗格耦合器；微带线tl4的一端作为电桥式衰减匹配网络的第一输入端，其另一端和朗格耦合器的输入端连接；朗格耦合器的输出端和微带线tl5的一端连接；微带线tl5的另一端作为电桥式衰减匹配网络的输出端；朗格耦合器的隔离端和微带线tl6的一端连接；朗格耦合器的耦合端和微带线tl7的一端连接；微带线tl6的另一端分别与开路微带线tl8和微带线tl10的一端连接；微带线tl7的另一端分别与开路微带线tl9和微带线tl11的一端连接；晶体管m5的栅极作为电桥式衰减匹配网络的第二输入端，并与晶体管m6的栅极连接；晶体管m5的源极和接地电阻r15连接；晶体管m5的漏极分别与微带线tl10的另一端和晶体管m7的漏极连接；晶体管m7的栅极作为电桥式衰减匹配网络的第三输入端，并与晶体管m8的栅极连接；晶体管m7的源极和接地电阻r17连接；晶体管m8的源极和接地电阻r18连接；晶体管m8的漏极分别与晶体管m6的漏极和微带线tl11的另一端连接；晶体管m6的源极和接地电阻r16连接。
11.上述进一步方案的有益效果是：本发明中衰减匹配网络采用新型电桥反射式衰减单元，该结构可以在宽带范围内仅使用一个电桥单元实现多个衰减状态，有效的节省了面积，实现高精度低插损的衰减特性。va和va1为两种数控衰减状态的控制信号，由并行驱动单元提供，通过0/-5v的高低电平切换实现衰减状态的变换。
12.进一步地，并行驱动网络包括电阻r19、电阻r20、电阻r21、电阻r22、电阻r23、电阻r24、电阻r25、电阻r26、电阻r27、电阻r28、电阻r29、电阻r30、电阻r31、电阻r32、二极管d10、二极管d11、二极管d12、二极管d13、二极管d14、二极管d15、晶体管m8、晶体管m9、晶体管m10、晶体管m11、晶体管m12、晶体管m13、晶体管m14、晶体管m15、晶体管m16、晶体管m17、晶体管m18、晶体管m19、晶体管m20、晶体管m21、晶体管m22、晶体管m23、晶体管m24和晶体管m25；二极管d10的正极和控制输入信号vctrl连接；二极管d10的负极和二极管d11的正极连接；二极管d11的负极和二极管d12的正极连接；二极管d12的负极和电阻r19的一端连接；电阻r19的另一端分别与电阻r20的一端和晶体管m9的栅极连接；晶体管m8的栅极分别与晶体管m9的源极、晶体管m10的栅极、晶体管m11的栅极、晶体管m13的栅极和电阻r22的一端连接；晶体管m8的源极分别与晶体管m9的漏极、晶体管m10的漏极、晶体管m11的漏极、晶体管m12的漏极、晶体管m17的源极、晶体管m18的漏极、晶体管m19的漏极、晶体管m20的漏极、晶体管m21的漏极、电阻r21的一端、电阻r28的一端和工作负电压vee连接；晶体管m8的漏极分别与电阻r20的另一端和电阻r21的另一端连接；晶体管m10的源极分别与晶体管m14的栅极和电阻r23的一端连接；晶体管m11的源极分别与晶体管m12的栅极、晶体管m15的栅极和电阻r24的一端连接；晶体管m12的源极作为并行驱动网络的第一输出端，并分别与晶体管m16的栅极和电阻r25的一端连接；晶体管m13的漏极和电阻r22的另一端连接；晶体管m14的漏极和电阻r23的另一端连接；晶体管m15的漏极和电阻r24的另一端连接；晶体管m16的漏极和电阻r25的另一端连接；晶体管m17的栅极分别与晶体管m18的源极、晶体管m19的栅极、晶体管m20的栅极、晶体管m22的栅极和电阻r29的一端连接；晶体管m17的漏极分别与电阻r27的一端和电阻r28的另一端连接；晶体管m18的栅极分别与电阻r26的一端和电阻r27的另一端连接；电阻r26的另一端和二极管d15的负极连接；二极管d15的正极和二极管d14的负极连接；二极管d14的正极和二极管d13的负极连接；二极管d13的正极和控制输入
信号vctrl连接；晶体管m19的源极分别与晶体管m23的栅极和电阻r30的一端连接；晶体管m20的源极分别与晶体管m21的栅极、晶体管m24的栅极和电阻r31的一端连接；晶体管m21的源极作为并行驱动网络的第二输出端，并分别与晶体管m25的栅极和电阻r32的一端连接；晶体管m22的漏极和电阻r29的另一端连接；晶体管m23的漏极和电阻r30的另一端连接；晶体管m24的漏极和电阻r31的另一端连接；晶体管m25的漏极和电阻r32的另一端连接；晶体管m13的源极、晶体管m14的源极、晶体管m15的源极、晶体管m16的源极、晶体管m22的源极、晶体管m23的源极、晶体管m24的源极、晶体管m25的源极均接地。
13.上述进一步方案的有益效果是：本发明中并行控制网络利用电阻和逻辑管的门运算单元，包含相同的两个并行驱动单元，实现数据的并行输出功能。va和va1这两组衰减网络所需的控制信号均由并行驱动网络提供输出，通过高低电平切换来实现衰减状态的变化。其中，vee为并行控制网络的工作负电压，vctrl和vctrl1为控制输入信号。
附图说明
14.图1所示为本发明实施例提供的一种宽带低功耗控制多功能芯片原理框图。
15.图2所示为本发明实施例提供的一种宽带低功耗控制多功能芯片电路图。
具体实施方式
16.下面结合附图对本发明的实施例作进一步的说明。
17.如图1所示，本发明提供了一种宽带低功耗控制多功能芯片，包括限幅开关匹配网络、低功耗温补放大网络、电桥式衰减匹配网络和并行驱动网络；限幅开关匹配网络的输入端作为宽带低功耗控制多功能芯片的射频输入端，其输出端和低功耗温补放大网络的输入端连接；电桥式衰减匹配网络的输出端作为宽带低功耗控制多功能芯片的射频输出端，其第一输入端和低功耗温补放大网络的输出端连接；并行驱动网络的第一输出端和电桥式衰减匹配网络的第二输入端连接；并行驱动网络的第二输出端和电桥式衰减匹配网络的第三输入端连接。
18.在本发明实施例中，如图2所示，限幅开关匹配网络包括电阻r1、电阻r2、电阻r3、电容c1、电容c2、接地电容c3、接地电容c4、接地电容c5、二极管d1、接地二极管d2、二极管d3、接地二极管d4、接地二极管d5、接地二极管d6、接地二极管d7、二极管d8、二极管d9、电感l1、接地电感l2、电感l3和电感l4；电容c1的一端作为限幅开关匹配网络的输入端，其另一端分别与二极管d1的负极、二极管d3的正极和电感l1的一端连接；二极管d1的正极和接地二极管d2连接；二极管d3的正极和接地二极管d4连接；电感l1的另一端连接分别与接地二极管d5、接地二极管d6和电容c2的一端连接；电容c2的另一端分别与电感l3的一端、接地二极管d7和二极管d8的负极连接；二极管d8的正极作为限幅开关匹配网络的输出端，并分别与二极管d9的负极和接地电感l2连接；二极管d9的正极和电阻r3的一端连接；电阻r3的另一端分别与接地电容c3和电感l4的一端连接；电感l4的另一端分别与接地电容c5和电阻r2的一端连接；电阻r2的另一端和控制电压vs1连接；电感l3的另一端分别与接地电容c4和电阻r1的一端连接；电阻r1的另一端和控制电压vs连接。
19.在本发明实施例中，如图2所示，低功耗温补放大网络包括电阻r4、电阻r5、电阻r6、接地电阻r7、电阻r8、电阻r9、接地电阻r10、电阻r11、电阻r12、电阻r13、电阻r14、电容c6、电容c7、电容c8、接地电容c9、电容c10、接地电容c11、接地电容c12、接地电容c13、接地电容c14、接地电感l5、电感l6、电感l7、电感l8、电感l9、微带线tl1、微带线tl2、微带线tl3、晶体管m1、晶体管m2、晶体管m3和晶体管m4；电容c6的一端作为低功耗温补放大网络的输入端，其另一端分别与电容c7的一端和接地电感l5连接；电容c7的另一端分别与电阻r4的一端和微带线tl1的一端连接；晶体管m1的栅极分别与微带线tl1的另一端和电阻r8的一端连接；晶体管m1的源极接地；晶体管m1的漏极分别与电容c8的一端和电感l6的一端连接；电容c8的另一端分别与电阻r11的一端和微带线tl2的一端连接；晶体管m2的栅极和微带线tl2的另一端连接；晶体管m2的源极分别与电感l6的另一端和接地电容c9连接；晶体管m2的漏极和微带线tl3的一端连接；晶体管m3的栅极分别与电阻r4的另一端和电阻r6的一端连接；晶体管m3的源极和接地电阻r7连接；晶体管m3的漏极分别与电阻r6的另一端和电阻r5的一端连接；电阻r5的另一端分别与电阻r9的一端、电阻r13的一端、接地电容c12、电阻r12的一端、电感l8的一端和偏置电压vd连接；电阻r9的另一端分别与接地电阻r10和电阻r11的另一端连接；晶体管m4的栅极分别与电阻r13的另一端和电阻r14的一端连接；晶体管m4的源极和微带线tl3的另一端连接；电阻r14的另一端和接地电容c11连接；晶体管m4的漏极分别与电感l7的一端、电感l8的另一端和电感l9的一端连接；电感l7的另一端和电容c10的一端连接；电容c10的另一端和电阻r8的另一端连接；电阻r12的另一端和接地电容c13连接；电感l9的另一端分别与接地电容c14和电容c15的一端连接；电容c15的另一端作为低功耗温补放大网络的输出端。
20.在本发明实施例中，如图2所示，电桥式衰减匹配网络包括接地电阻r15、接地电阻r16、接地电阻r17、接地电阻r18、微带线tl4、微带线tl5、微带线tl6、微带线tl7、开路微带线tl8、开路微带线tl9、微带线tl10、微带线tl11、晶体管m5、晶体管m6、晶体管m7、晶体管m8和朗格耦合器；微带线tl4的一端作为电桥式衰减匹配网络的第一输入端，其另一端和朗格耦合器的输入端连接；朗格耦合器的输出端和微带线tl5的一端连接；微带线tl5的另一端作为电桥式衰减匹配网络的输出端；朗格耦合器的隔离端和微带线tl6的一端连接；朗格耦合器的耦合端和微带线tl7的一端连接；微带线tl6的另一端分别与开路微带线tl8和微带线tl10的一端连接；微带线tl7的另一端分别与开路微带线tl9和微带线tl11的一端连接；晶体管m5的栅极作为电桥式衰减匹配网络的第二输入端，并与晶体管m6的栅极连接；晶体管m5的源极和接地电阻r15连接；晶体管m5的漏极分别与微带线tl10的另一端和晶体管m7的漏极连接；晶体管m7的栅极作为电桥式衰减匹配网络的第三输入端，并与晶体管m8的栅极连接；晶体管m7的源极和接地电阻r17连接；晶体管m8的源极和接地电阻r18连接；晶体管m8的漏极分别与晶体管m6的漏极和微带线tl11的另一端连接；晶体管m6的源极和接地电阻r16连接。
21.在本发明实施例中，如图2所示，并行驱动网络包括电阻r19、电阻r20、电阻r21、电阻r22、电阻r23、电阻r24、电阻r25、电阻r26、电阻r27、电阻r28、电阻r29、电阻r30、电阻r31、电阻r32、二极管d10、二极管d11、二极管d12、二极管d13、二极管d14、二极管d15、晶体管m8、晶体管m9、晶体管m10、晶体管m11、晶体管m12、晶体管m13、晶体管m14、晶体管m15、晶
体管m16、晶体管m17、晶体管m18、晶体管m19、晶体管m20、晶体管m21、晶体管m22、晶体管m23、晶体管m24和晶体管m25；二极管d10的正极和控制输入信号vctrl连接；二极管d10的负极和二极管d11的正极连接；二极管d11的负极和二极管d12的正极连接；二极管d12的负极和电阻r19的一端连接；电阻r19的另一端分别与电阻r20的一端和晶体管m9的栅极连接；晶体管m8的栅极分别与晶体管m9的源极、晶体管m10的栅极、晶体管m11的栅极、晶体管m13的栅极和电阻r22的一端连接；晶体管m8的源极分别与晶体管m9的漏极、晶体管m10的漏极、晶体管m11的漏极、晶体管m12的漏极、晶体管m17的源极、晶体管m18的漏极、晶体管m19的漏极、晶体管m20的漏极、晶体管m21的漏极、电阻r21的一端、电阻r28的一端和工作负电压vee连接；晶体管m8的漏极分别与电阻r20的另一端和电阻r21的另一端连接；晶体管m10的源极分别与晶体管m14的栅极和电阻r23的一端连接；晶体管m11的源极分别与晶体管m12的栅极、晶体管m15的栅极和电阻r24的一端连接；晶体管m12的源极作为并行驱动网络的第一输出端，并分别与晶体管m16的栅极和电阻r25的一端连接；晶体管m13的漏极和电阻r22的另一端连接；晶体管m14的漏极和电阻r23的另一端连接；晶体管m15的漏极和电阻r24的另一端连接；晶体管m16的漏极和电阻r25的另一端连接；晶体管m17的栅极分别与晶体管m18的源极、晶体管m19的栅极、晶体管m20的栅极、晶体管m22的栅极和电阻r29的一端连接；晶体管m17的漏极分别与电阻r27的一端和电阻r28的另一端连接；晶体管m18的栅极分别与电阻r26的一端和电阻r27的另一端连接；电阻r26的另一端和二极管d15的负极连接；二极管d15的正极和二极管d14的负极连接；二极管d14的正极和二极管d13的负极连接；二极管d13的正极和控制输入信号vctrl连接；晶体管m19的源极分别与晶体管m23的栅极和电阻r30的一端连接；晶体管m20的源极分别与晶体管m21的栅极、晶体管m24的栅极和电阻r31的一端连接；晶体管m21的源极作为并行驱动网络的第二输出端，并分别与晶体管m25的栅极和电阻r32的一端连接；晶体管m22的漏极和电阻r29的另一端连接；晶体管m23的漏极和电阻r30的另一端连接；晶体管m24的漏极和电阻r31的另一端连接；晶体管m25的漏极和电阻r32的另一端连接；晶体管m13的源极、晶体管m14的源极、晶体管m15的源极、晶体管m16的源极、晶体管m22的源极、晶体管m23的源极、晶体管m24的源极、晶体管m25的源极均接地。
22.下面结合图2对本发明的具体工作原理及过程进行介绍：射频输入信号通过射频输入端进入限幅开关匹配网络，进行信号的功率限幅匹配和通断状态切换，然后通过低功耗温补放大网络进行信号的低噪声放大，通过温补偏置提供栅极直流偏置和实现高低温补偿功能，最后通过衰减网络进行信号的幅度变换后到射频输出端，衰减网络采用新型电桥式衰减结构，实现高精度衰减和低插损特性，该结构对于多位衰减可有效减小芯片面积。通过并行驱动控制网络提供控制信号实现这一功能。该发明结构具有低噪声、高增益、低功耗、高集成度、高隔离度和高限幅特性的优点，可以实现射频信号的限幅、匹配式开关、放大及幅度状态控制工作。
23.本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。