polar码编码方法、装置、通信设备、存储介质与流程

1.本技术涉及通信技术领域，特别是涉及一种polar码编码方法、装置、通信设备、存储介质。


背景技术：

2.在通信系统中，通常采用信道编码来提高数据传输的可靠性，保证通信的质量。其中，polar（极化）码是5g（5th generation mobile communication technology，第5代移动通信技术）信令传输时使用的信道编码方法。
3.polar码编码的过程就是将不相关的信道合并的过程。一般polar码采用递归的方式进行信道合并。每层编码前待编码序列都需要乘上一个比特翻转矩阵再编码，之后将编码后的序列分成长度相等的两部分子序列；对两个子序列再分别乘以比特翻转矩阵再编码，以此类推，直到子序列的码长为1。
4.但是上述编码方法，每层编码后的最大并行度都会较之前一层降低一半，不利于硬件实现。


技术实现要素：

5.基于此，有必要针对上述技术问题，提供一种能够利于硬件实现的polar编码方法、装置、通信设备、计算机可读存储介质。
6.第一方面，本技术提供了一种polar编码方法。该方法包括：获取待编码序列；将待编码序列按照奇偶分离法进行比特交织，得到交织后序列；将交织后序列进行信道联合处理，得到编码后序列；将编码后序列作为待编码序列，继续执行得到编码后序列的操作，直至达到迭代次数。
7.在其中一个实施例中，将待编码序列按照奇偶分离法进行比特交织，得到交织后序列，包括：根据待编码序列的奇数比特索引序列，得到交织后序列的前半部分序列；根据待编码序列的偶数比特索引序列，得到交织后序列的后半部分序列。
8.在其中一个实施例中，将待编码序列按照奇偶分离法进行比特交织，得到交织后序列，包括：将待编码序列按照比特索引顺序进行拆分，得到多个待编码并行块；将待编码并行块按照奇偶分离法进行比特交织，得到交织后子序列；将多个交织后子序列按照序列索引进行组合，得到交织后序列。
9.在其中一个实施例中，将待编码序列按照比特索引顺序进行拆分，得到多个待编码并行块，包括：根据待编码序列的长度和硬件并行度，确定待编码并行块的个数；
根据待编码并行块的个数，将待编码序列按照比特索引顺序进行拆分，得到待编码并行块。
10.在其中一个实施例中，将交织后序列进行信道联合处理，得到编码后序列，包括：当目标比特索引为奇数时，根据交织后序列的目标比特索引对应的比特和相邻比特索引对应的比特的异或结果，得到编码后序列的目标比特索引对应的比特；相邻比特索引为目标比特索引的下一个比特索引；当目标比特索引为偶数时，根据交织后序列的目标比特索引对应的比特，得到编码后序列的目标比特索引对应的比特。
11.在其中一个实施例中，将交织后序列进行信道联合处理，得到编码后序列，包括：将交织后序列按照比特索引顺序进行拆分，得到多个交织后并行块；将交织后并行块进行信道联合处理，得到编码后子序列；根据编码后子序列，得到编码后序列。
12.在其中一个实施例中，将交织后序列进行信道联合处理，得到编码后序列，包括：根据待编码序列的长度和硬件并行度，确定交织后并行块的个数；根据交织后并行块的个数，将交织后序列按照比特索引顺序进行拆分，得到交织后并行块。
13.第二方面，本技术还提供了一种polar码编码装置。该装置包括：获取模块，用于获取待编码序列；交织模块，用于将待编码序列按照奇偶分离法进行比特交织，得到交织后序列；联合模块，用于将交织后序列进行信道联合处理，得到编码后序列。
14.第三方面，本技术还提供了一种通信设备。通信设备包括存储器和处理器，存储器存储有计算机程序，处理器执行计算机程序时实现以下步骤：获取待编码序列；将待编码序列按照奇偶分离法进行比特交织，得到交织后序列；将交织后序列进行信道联合处理，得到编码后序列；将编码后序列作为待编码序列，继续执行得到编码后序列的操作，直至达到迭代次数。
15.第四方面，本技术还提供了一种计算机可读存储介质。计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：获取待编码序列；将待编码序列按照奇偶分离法进行比特交织，得到交织后序列；将交织后序列进行信道联合处理，得到编码后序列；将编码后序列作为待编码序列，继续执行得到编码后序列的操作，直至达到迭代次数。
16.上述polar码编码方法、装置、通信设备、存储介质。该方法包括：获取待编码序列，将待编码序列进行奇偶比特交织，得到交织后序列；将交织后序列进行信道联合处理，得到编码后序列；将编码后序列作为待编码序列，继续执行得到编码后序列的操作，直到达到预设编码次数。该方法通过在信道联合前先按照奇偶分离法将待编码序列进行比特交织，使得在迭代过程中每层编码的最大并行度一致，利于硬件实现该polar码编码方法。
附图说明
17.图1为一个实施例中polar码编码方法的应用环境图；图2为一个实施例中polar码编码方法的流程示意图；图3为一个实施例中polar码编码方法的过程示意图；图4为一个实施例中polar码编码方法中得到交织后序列步骤的流程示意图；图5为一个实施例中polar码编码方法中得到编码后序列步骤的流程示意图；图6为一个实施例中polar码编码装置的结构框图；图7为另一个实施例中polar码编码装置的结构框图；图8为一个实施例中通信设备的内部结构图。
具体实施方式
18.为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
19.本技术实施例提供的polar码编码方法，可以应用于如图1所示的通信系统中。其中，信源设备102把各种消息转换成原始电信号，发送设备104用于产生适合于在信道中传输的信号，发送设备104实现的功能包括但不限于变换、放大、滤波、编码、调制等；信源设备102和发送设备104可以集成在一个终端中。信道是一种物理媒介，用于将来自发送设备的信号传送到接收设备，信道可以是无线信道，如自由空间，也可以是有线信道，如明线、电缆和光纤。接收设备106用于将接收到的信号放大和反变换，目的是从接收到的信号中正确恢复出原始电信号。信宿设备108是传送消息的目的地，用于把原始电信号转换成相应的信息；其中，信宿设备108和接收设备106可以集成在一个终端中。在图1所示的通信系统中，终端可以但不限于是各种个人计算机、笔记本电脑、智能手机、平板电脑、物联网设备和便携式可穿戴设备，物联网设备可为智能音箱、智能电视、智能空调、智能车载设备等，便携式可穿戴设备可为智能手表、智能手环、头戴设备等。
20.在一个实施例中，如图2所示，提供了一种polar码编码方法，以该方法应用于图1中的发送设备104为例进行说明，包括以下步骤：步骤202，获取待编码序列。
21.其中，polar码的待编码序列的长度为n，n是2的n次幂，n为polar编码方法的迭代次数。示例性的，如图3所示，为一个长度为n的待编码序列{u1，u2，
……
，u
n/2-1
，u
n/2
，u
n/2+1
，u
n/2+2
，
……
，u
n-1
，un}的编码过程示意图。
22.步骤204，将待编码序列按照奇偶分离法进行比特交织，得到交织后序列。
23.其中，奇偶分离法是指将输入序列的所有奇数位放到输出序列的前半部分，将输入序列的所有偶数位放到输出序列的后半部分；或者，将输入序列的所有奇数位放到输出序列的后半部分，将输入序列的所有偶数位放到输出序列的前半部分；同时，保证奇数和奇数，偶数和偶数之间的相对位置不变。
24.示例性的，如图3所示，待编码序列{u1，u2，
……
，u
n/2-1
，u
n/2
，u
n/2+1
，u
n/2+2
，
……
，u
n-1
，un}经过第一次比特交织，输出交织后序列{u1，u3，
……
，u
n-3
，u
n-1
，u2，u4，
……
，u
n-2
，un}，其中，rn#1表示第一次比特交织，rn#n表示第n次比特交织。
25.步骤206，将交织后序列进行信道联合处理，得到编码后序列。
26.其中，信道联合处理是指将输入序列的相邻两位的比特的异或结果更新为该相邻两位中的一位的比特，另一位仍是原来的比特。
27.示例性的，如图3所示，交织后序列{u1，u3，
……
，u
n-3
，u
n-1
，u2，u4，
……
，u
n-2
，un}进行信道联合处理，得到编码后序列中的第1位比特v1=u1⊕
u3，第2位比特v2=u3，
……
，第n-1位比特v
n-1
=u
n-2
⊕
un，第n位比特vn=un。
28.步骤208，将编码后序列作为待编码序列，继续执行得到编码后序列的操作，直到达到迭代次数。
29.其中，polar码编码方法的迭代次数为。示例性的，如图3所示，待编码序列经过n次比特交织和n次信道联合，得到最终的编码后序列。
30.上述polar码编码方法中，先将待编码序列按照奇偶分离法进行比特交织，将交织后序列进行信道联合处理，得到编码后序列；将编码后序列作为待编码序列，重复比特交织和信道联合处理过程，直到达到迭代次数，得到最终的编码后序列。该方法在迭代过程中每层编码后的最大并行度不变，便于硬件实现。
31.polar码编码过程为，为编码后的输出比特序列，为编码前的输入比特序列，，码长n=2n，bn是比特翻转矩阵，是f的克罗内克幂，定义为，。
32.因为克罗内克积的定义为：，因此可以得出，，其中，rn是一个排列矩阵，实现奇数列在前面，偶数列在后面（需要注意的是，列数下标从1开始），为单位矩阵。从上述推导过程可知，每次迭代过程中，信道联合前只需要按照奇偶分离法进行比特交织，编码后的最大并行度与编码前一致，实现每次迭代过程的最大并行度不变。
33.在一个实施例中，将待编码序列按照奇偶分离法进行比特交织，得到交织后序列，包括：根据待编码序列的奇数索引序列，得到交织后序列的前半部分序列；根据待编码序列的偶数索引序列，得到交织后序列的后半部分序列。
34.在一个实施例中，交织器输入的比特序列在计算时没有时序关系，可以根据交织器的并行度，将待编码序列拆分成多个待编码并行块，依次执行比特交织过程。如图4所示，为一个实施例中将待编码序列按照奇偶分离法进行比特交织，得到交织后序列的执行过程示意图包括步骤402-步骤406。
35.步骤402，将待编码序列按照比特索引顺序进行拆分，得到多个待编码并行块。
36.示例性的，待编码序列为{u1，u2，
……
，u
63
，u
64
}，可以将其分成4个待编码并行块：
第一个待编码并行块为{u1，u2，
……
，u
15
，u
16
}；第二个待编码并行块为{u
17
，u
18
，
……
，u
31
，u
32
}；第三个待编码并行块为{u
33
，u
34
，
……
，u
47
，u
48
}；第四个待编码并行块为{u
49
，u
50
，
……
，u
63
，u
64
}。
37.步骤404，将待编码并行块按照奇偶分离法进行比特交织，得到交织后子序列。
38.比特交织过程中不涉及时序关系，可以进行并行计算，所以每个待编码并行块内部可以进行并行比特交织，待编码并行块之间需要按照序列索引串行处理。
39.示例性的，将上述4个待编码并行块按照奇偶分离法进行比特交织，得到4个交织后子序列：第一个交织后子序列为{u1，u3，
……
，u
13
，u
15
，u2，u4，
……
，u
14
，u
16
}，对应的序列索引为1；第二个交织后子序列为{u
17
，u
19
，
……
，u
29
，u
31
，u
18
，u
20
，
……
，u
30
，u
32
}，对应的序列索引为2；第三个交织后子序列为{u
33
，u
35
，
……
，u
45
，u
47
，u
34
，u
36
，
……
，u
46
，u
48
}，对应的序列索引为3；第四个交织后子序列为{u
49
，u
51
，
……
，u
61
，u
63
，u
50
，u
52
，
……
，u
62
，u
64
}，对应的序列索引为4。
40.步骤406，将多个交织后子序列按照序列索引进行组合，得到交织后序列。
41.示例性的，上述4个交织后子序列对应的交织后序列的比特索引位置分别为：{[1:8]，[33:40]}，{[9:16]，[41:48]}，{[17:24]，[49:56]}，{[25:32]，[57:64]}。按照序列索引将上述交织后子序列放置到上述比特索引位置，即可得到交织后序列。
[0042]
可以这么理解，将交织后子序列的前半部分按照序列索引放置到交织后序列的前半部分，将交织后子序列的后半部分按照序列索引依次放置到交织后序列的后半部分。即：将序列索引为1的交织后子序列的前半部分放置到交织后序列中比特索引为1-8的位置，后半部分放置到交织后序列中比特索引为33-40的位置；将序列索引为2的交织后子序列的前半部分放置到交织后序列中比特索引为9-16的位置，后半部分放置到交织后序列中比特索引为41-48的位置；将序列索引为3的交织后子序列的前半部分放置到交织后序列中比特索引为17-24的位置，后半部分放置到交织后序列中比特索引为49-56的位置；将序列索引为4的交织后子序列的前半部分放置到交织后序列中比特索引为25-32的位置，后半部分放置到交织后序列中比特索引为57-64的位置。
[0043]
在一个实施例中，polar码编码方法采用分块的方式的进行比特交织时，将待编码序列按照比特索引进行拆分，得到多个待编码并行块，包括：根据待编码序列的长度和硬件并行度，确定待编码并行块的个数；根据待编码并行块的个数，将待编码序列按照比特索引顺序进行拆分，得到待编码并行块。
[0044]
示例性的，待编码序列的长度为n，编码器的硬件并行度为p，则待编码并行块的个数为n/p。其中，硬件并行度p的最大值一般小于等于n。
[0045]
根据待编码序列的长度n和硬件并行度p确定待编码并行块的个数，可以最大化的利用硬件资源。
[0046]
在一个实施例中，将交织后序列进行信道联合，得到编码后序列，包括：当目标比特索引为奇数时，根据交织后序列的目标比特索引对应的比特和相邻比特索引对应的比特的异或结果，得到编码后序列的目标比特索引对应的比特；相邻比特索引为目标比特索引的下一个比特索引；当目标比特索引为偶数时，根据交织后序列的目标比特索引对应的比特，得到编码后序列的目标比特索引对应的比特。
[0047]
示例性的，交织后序列为{uinter1，uinter2，
……
，uinter
n-1
，uintern}，编码后序
列为{v1，v2，
……
，v
n-1
，vn}，按照v
2i-1
=uinter
2i-1
⊕
uinter
2i
，v
2i
=uinter
2i
的公式计算，得到编码后序列。
[0048]
在一个实施例中，交织后序列的信道联合处理没有时序依赖关系，可以将交织后序列拆分成多个交织后子序列，依次执行信道联合处理的过程。如图5所示，将交织后序列进行信道联合处理，得到编码后序列，包括步骤502-步骤506。
[0049]
步骤502，将交织后序列按照比特索引顺序进行拆分，得到多个交织后并行块。
[0050]
示例性的，交织后序列为{uinter1，uinter2，
……
，uinter
63
，uinter
64
}，可以将其拆分为4个交织后并行块：第一个交织后并行块为{uinter1，uinter2，
……
，uinter
16
}；第二个交织后并行块为{uinter
17
，uinter
18
，
……
，uinter
32
}；第三个交织后并行块为为{uinter
33
，uinter
34
，
……
，uinter
48
}；第四个交织后并行块为{uinter
49
，uinter
50
，
……
，uinter
64
}。
[0051]
步骤504，将交织后并行块进行信道联合处理，得到编码后子序列。
[0052]
示例性的，按照v
2i-1
= uinter
2i-1
⊕
uinter
2i
，v
2i
=uinter
2i
的公式计算，得到4个编码后子序列：{v1，v2，
……
，v
16
}，{v
17
，v
18
，
……
，v
32
}，{v
33
，v
34
，
……
，v
48
}，{v
49
，v
50
，
……
，v
64
}。
[0053]
步骤506，根据编码后子序列，得到编码后序列。
[0054]
示例性的，将上述4个编码后子序列按照序列索引顺序或者比特索引顺序合并，得到编码后序列。
[0055]
在一个实施例中，polar码编码方法中的信道联合处理采用分块处理时，将交织后序列按照比特索引顺序进行拆分，得到多个交织后并行块，包括：根据待编码序列的长度和硬件并行度，确定交织后并行块的个数。根据交织后并行块的个数，将交织后序列按照比特索引顺序进行拆分，得到交织后并行块。
[0056]
示例性的，待编码序列的长度为n，编码器的硬件并行度为p，则交织后并行块的个数为n/p。其中，硬件并行度p的最大值一般小于等于n。
[0057]
根据待编码序列的长度n和硬件并行度p确定交织后并行块的个数，可以最大化的利用硬件资源。
[0058]
在一个实施例中，polar码编码方法中的比特交织和信道联合处理都可以采用并行。假设硬件并行度为p（最大为n），该polar码编码方法的编码过程可以用下述代码描述：function uinter = interleave(u, n)
ꢀꢀ
blocknum = n / 2 / p;
ꢀꢀ
for blockidx = 1 : blocknum
ꢀꢀꢀꢀ
for lineidx = 1 : p
ꢀꢀꢀꢀꢀꢀ
bitidx = (blockidx
ꢀ‑ꢀ
1) * p + lineidx ;
ꢀꢀꢀꢀꢀꢀ
uinter(bitidx) = u(2*bitidx
ꢀ‑ꢀ
1);
ꢀꢀꢀꢀꢀꢀ
uinter(bitidx + n/2) = u(2*bitidx );
ꢀꢀꢀꢀ
end
ꢀꢀ
endendfunction d = encode(uinter, n)
ꢀꢀ
blocknum = n / 2 / p;
ꢀꢀ
for blockidx = 1 : blocknum
ꢀꢀꢀꢀ
for lineidx = 1 : p
ꢀꢀꢀꢀꢀꢀ
bitidx = (blockidx
ꢀ‑ꢀ
1) * p + lineidx ;
ꢀꢀꢀꢀꢀꢀ
d(2*bitidx
ꢀ‑ꢀ
1) = uinter(2*bitidx
ꢀ‑ꢀ
1) + uinter(2*bitidx);
ꢀꢀꢀꢀꢀꢀ
d(2*bitidx) = uinter(2*bitidx);
ꢀꢀꢀꢀ
end
ꢀꢀ
endend其中，uinterleave表示比特交织函数，u表示待编码序列，n为待编码序列的长度，blocknum为交织后并行块和待编码并行块的个数，blockidx表示序列索引，bitidx和lineidx表示比特索引；encode表示信道联合函数。
[0059]
应该理解的是，虽然如上的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
[0060]
基于同样的发明构思，本技术实施例还提供了一种用于实现上述所涉及的polar码编码方法的polar码编码装置。该装置所提供的解决问题的实现方案与上述方法中所记载的实现方案相似，故下面所提供的一个或多个polar码编码装置实施例中的具体限定可以参见上文中对于polar码编码方法的限定，在此不再赘述。
[0061]
在一个实施例中，如图6所示，提供了一种polar码编码装置，包括：获取模块602、交织模块604和联合模块606，其中：获取模块602，用于获取待编码序列。
[0062]
交织模块604，用于将待编码序列按照奇偶分离法进行比特交织，得到交织后序列。
[0063]
联合模块606，用于将交织后序列进行信道联合处理，得到编码后序列。
[0064]
在一个实施例中，如图6所示，提供的polar码编码装置还包括一个迭代模块608。
[0065]
迭代模块608，用于将编码后序列输入至获取模块602，作为待编码序列，继续通过交织模块604和联合模块606，得到编码后序列，直到达到迭代次数。
[0066]
当达到迭代次数时，迭代模块608输出此次得到的编码后序列最为最终的编码结果。
[0067]
在一个实施例中，如图7所示，提供的polar码编码装置包括获取模块602、n个交织模块604和n个联合模块606。其中，，n为待编码序列的长度。一个交织模块604和一个联合模块606完成一次迭代过程中的编码操作，得到的编码后序列进入下一个交织模块604和联合模块606中进行编码，直到最后一个联合模块606输出的编码后序列，作为最
终的编码结果。
[0068]
在一个实施例中，polar码编码装置中的交织模块604用于根据待编码序列的奇数比特索引序列，得到交织后序列的前半部分序列；以及，用于根据待编码序列的偶数比特索引序列，得到交织后序列的后半部分序列。
[0069]
在一个实施例中，polar码编码装置中的交织模块604包括第一拆分单元、交织单元和第一组合单元。
[0070]
第一拆分单元，用于将待编码序列按照比特索引顺序进行拆分，得到多个待编码并行块；交织单元，用于将待编码并行块按照奇偶分离法进行比特交织，得到交织后子序列。
[0071]
第一组合单元，用于将交织后子序列按照序列索引进行组合，得到交织后序列。
[0072]
在一个实施例中，polar码编码装置中的第一拆分单元，用于根据待编码序列的长度和硬件并行度，确定待编码并行块的个数；以及，用于根据待编码并行块的个数，将待编码序列按照比特索引顺序进行拆分，得到待编码并行块。
[0073]
在一个实施例中，polar码编码装置中的联合模块606用于当目标比特索引为奇数时，根据交织后序列的目标比特索引对应的比特和相邻比特索引对应的比特的异或结果，得到编码后序列的目标比特索引对应的比特；相邻比特索引为目标比特索引的下一个比特索引；当目标比特索引为偶数时，根据交织后序列的目标比特索引对应的比特，得到编码后序列的目标比特索引对应的比特。
[0074]
在一个实施例中，polar码编码装置中的联合模块606包括第二拆分单元、联合单元和第二组合单元。
[0075]
第二拆分单元，用于将交织后序列按照比特索引顺序进行拆分，得到多个交织后并行块。
[0076]
联合单元，用于将交织后并行块进行信道联合处理，得到编码后子序列。
[0077]
第二组合单元，用于根据编码后子序列，得到编码后序列。
[0078]
在一个实施例中，polar码编码装置中的第二拆分单元，用于根据待编码序列的长度和硬件并行度，确定交织后并行块的个数；以及，用于根据交织后并行块的个数，将交织后序列按照比特索引顺序进行拆分，得到交织后并行块。
[0079]
上述polar码编码装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于通信设备中的处理器中，也可以以软件形式存储于通信设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
[0080]
在一个实施例中，提供了一种通信设备，该通信设备可以是通信终端，其内部结构图可以如图8所示。该通信设备包括处理器、存储器、输入/输出接口、通信接口、显示单元和输入装置。其中，处理器、存储器和输入/输出接口通过系统总线连接，通信接口、显示单元和输入装置通过输入/输出接口连接到系统总线。其中，该通信设备的处理器用于提供计算和控制能力。该通信设备的存储器包括非易失性存储介质和内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该通信设备的输入/输出接口用于处理器与外部设备之间交换信息。该通信设备的通信接口用于与外部的终端进行有线或无线方式的通信，无线方式可通过
wifi、移动蜂窝网络、nfc（近场通信）或其他技术实现。该计算机程序被处理器执行时以实现一种polar码编码方法。该通信设备的显示单元用于形成视觉可见的画面，可以是显示屏、投影装置或虚拟现实成像装置。显示屏可以是液晶显示屏或者电子墨水显示屏，该通信设备的输入装置可以是显示屏上覆盖的触摸层，也可以是通信设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
[0081]
本领域技术人员可以理解，图8中示出的结构，仅仅是与本技术方案相关的部分结构的框图，并不构成对本技术方案所应用于其上的通信设备的限定，具体的通信设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
[0082]
在一个实施例中，提供了一种通信设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现以下步骤：获取待编码序列；将待编码序列按照奇偶分离法进行比特交织，得到交织后序列；将交织后序列进行信道联合处理，得到编码后序列；将编码后序列作为待编码序列，继续执行该得到编码后序列的操作，直到达到迭代次数。
[0083]
在一个实施例中，处理器执行计算机程序时还实现以下步骤：根据待编码序列的奇数比特索引序列，得到交织后序列的前半部分序列；根据待编码序列的偶数比特索引序列，得到交织后序列的后半部分序列。
[0084]
在一个实施例中，处理器执行计算机程序时还实现以下步骤：将待编码序列按照比特索引顺序进行拆分，得到多个待编码并行块；将待编码并行块按照奇偶分离法进行比特交织，得到交织后子序列；将多个交织后子序列按照序列索引进行组合，得到交织后序列。
[0085]
在一个实施例中，处理器执行计算机程序时还实现以下步骤：根据待编码序列的长度和硬件并行度，确定待编码并行块的个数；根据待编码并行块的个数，将待编码序列按照比特索引顺序进行拆分，得到待编码并行块。
[0086]
在一个实施例中，处理器执行计算机程序时还实现以下步骤：当目标比特索引为奇数时，根据交织后序列的目标比特索引对应的比特和相邻比特索引对应的比特的异或结果，得到编码后序列的目标比特索引对应的比特；相邻比特索引为目标比特索引的下一个比特索引；当目标比特索引为偶数时，根据交织后序列的目标比特索引对应的比特，得到编码后序列的目标比特索引对应的比特。
[0087]
在一个实施例中，处理器执行计算机程序时还实现以下步骤：将交织后序列按照比特索引顺序进行拆分，得到多个交织后并行块；将交织后并行块进行信道联合处理，得到编码后子序列；根据编码后子序列，得到编码后序列。
[0088]
在一个实施例中，处理器执行计算机程序时还实现以下步骤：根据待编码序列的长度和硬件并行度，确定交织后并行块的个数；根据交织后并行块的个数，将交织后序列按照比特索引顺序进行拆分，得到交织后并行块。
[0089]
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：获取待编码序列；
将待编码序列按照奇偶分离法进行比特交织，得到交织后序列；将交织后序列进行信道联合处理，得到编码后序列；将编码后序列作为待编码序列，继续执行该得到编码后序列的操作，直到达到迭代次数。
[0090]
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：根据待编码序列的奇数比特索引序列，得到交织后序列的前半部分序列；根据待编码序列的偶数比特索引序列，得到交织后序列的后半部分序列。
[0091]
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：将待编码序列按照比特索引顺序进行拆分，得到多个待编码并行块；将待编码并行块按照奇偶分离法进行比特交织，得到交织后子序列；将多个交织后子序列按照序列索引进行组合，得到交织后序列。
[0092]
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：根据待编码序列的长度和硬件并行度，确定待编码并行块的个数；根据待编码并行块的个数，将待编码序列按照比特索引顺序进行拆分，得到待编码并行块。
[0093]
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：当目标比特索引为奇数时，根据交织后序列的目标比特索引对应的比特和相邻比特索引对应的比特的异或结果，得到编码后序列的目标比特索引对应的比特；相邻比特索引为目标比特索引的下一个比特索引；当目标比特索引为偶数时，根据交织后序列的目标比特索引对应的比特，得到编码后序列的目标比特索引对应的比特。
[0094]
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：将交织后序列按照比特索引顺序进行拆分，得到多个交织后并行块；将交织后并行块进行信道联合处理，得到编码后子序列；根据编码后子序列，得到编码后序列。
[0095]
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：根据待编码序列的长度和硬件并行度，确定交织后并行块的个数；根据交织后并行块的个数，将交织后序列按照比特索引顺序进行拆分，得到交织后并行块。
[0096]
在一个实施例中，提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现以下步骤：获取待编码序列；将待编码序列按照奇偶分离法进行比特交织，得到交织后序列；将交织后序列进行信道联合处理，得到编码后序列；将编码后序列作为待编码序列，继续执行该得到编码后序列的操作，直到达到迭代次数。
[0097]
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：根据待编码序列的奇数比特索引序列，得到交织后序列的前半部分序列；根据待编码序列的偶数比特索引序列，得到交织后序列的后半部分序列。
[0098]
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：将待编码序列按照比特索引顺序进行拆分，得到多个待编码并行块；将待编码并行块按照奇偶分离法进行比特交织，得到交织后子序列；将多个交织后子序列按照序列索引进行组合，得到交织后序列。
[0099]
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：根据待编码序列的长度和硬件并行度，确定待编码并行块的个数；根据待编码并行块的个数，将待编码序列按照比特索引顺序进行拆分，得到待编码并行块。
[0100]
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：当目标比特索引为奇数时，根据交织后序列的目标比特索引对应的比特和相邻比特索引对应的比特的异或结果，得到编码后序列的目标比特索引对应的比特；相邻比特索引为目标比特索引的下一个比特索引；当目标比特索引为偶数时，根据交织后序列的目标比特索引对应的比特，得到编码后序列的目标比特索引对应的比特。
[0101]
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：将交织后序列按照比特索引顺序进行拆分，得到多个交织后并行块；将交织后并行块进行信道联合处理，得到编码后子序列；根据编码后子序列，得到编码后序列。
[0102]
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：根据待编码序列的长度和硬件并行度，确定交织后并行块的个数；根据待编码并行块的个数，将待编码序列按照比特索引顺序进行拆分，得到待编码并行块。
[0103]
需要说明的是，本技术所涉及的用户信息（包括但不限于用户设备信息、用户个人信息等）和数据（包括但不限于用于分析的数据、存储的数据、展示的数据等），均为经用户授权或者经过各方充分授权的信息和数据，且相关数据的收集、使用和处理需要遵守相关国家和地区的相关法律法规和标准。
[0104]
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本技术所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器（read-only memory，rom）、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器（reram）、磁变存储器（magnetoresistive random access memory，mram）、铁电存储器（ferroelectricrandom access memory，fram）、相变存储器（phase change memory，pcm）、石墨烯存储器等。易失性存储器可包括随机存取存储器（random access memory，ram）或外部高速缓冲存储器等。作为说明而非局限，ram可以是多种形式，比如静态随机存取存储器（static random access memory，sram）或动态随机存取存储器（dynamic random access memory，dram）等。本技术所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等，不限于此。本技术所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。
[0105]
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
[0106]
以上实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本技术专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范
围。因此，本技术的保护范围应以所附权利要求为准。