半导体存储器件及其制造方法与流程

本公开涉及一种半导体器件，并且更具体地，涉及一种半导体存储器件及其制造方法。

背景技术：

1、半导体器件由于其小尺寸、多功能特性和/或制造成本低而广泛用于电子工业中。然而，随着电子工业的发展，半导体器件已经高度集成。包括在半导体器件中的图案的宽度已经减小以增加半导体器件的集成密度。然而，由于需要新的曝光技术和/或昂贵的曝光技术来形成精细图案，因此难以高度集成半导体器件。因此，已经研究了在增加半导体器件的集成密度的同时容易地制造半导体器件的各种技术。

技术实现思路

1、在一方面，一种半导体存储器件可以包括：有源图案，在彼此相交的第一方向和第二方向上彼此间隔开，每个有源图案具有中心部分、第一端部和第二端部；位线接触部，设置在中心部分上并且在第一方向和第二方向上彼此间隔开；分离绝缘图案，每个分离绝缘图案设置于在第一方向和第二方向上彼此相邻的位线接触部之间；中间绝缘图案，每个中间绝缘图案设置于在第一方向上彼此相邻的位线接触部与分离绝缘图案之间；以及连接图案，每个连接图案设置于在第二方向上彼此相邻的位线接触部与分离绝缘图案之间。

2、在一方面，一种半导体存储器件可以包括：有源图案，在彼此相交的第一方向和第二方向上彼此间隔开，每个有源图案具有中心部分、第一端部和第二端部；位线接触部，设置在中心部分上并且在第一方向和第二方向上彼此间隔开；分离绝缘图案，每个分离绝缘图案在彼此相邻的位线接触部之间在与第一方向和第二方向相交的第三方向上延伸；以及连接图案，每个连接图案设置于在第二方向上彼此相邻的位线接触部与分离绝缘图案之间。

3、在一方面，一种半导体存储器件可以包括：有源图案，在彼此相交的第一方向和第二方向上彼此间隔开，每个有源图案具有中心部分、第一端部和第二端部；字线，在有源图案中，在第二方向上延伸；位线接触部，设置在中心部分上并且在第一方向和第二方向上彼此间隔开；位线，在位线接触部上，在第一方向上延伸；分离绝缘图案，每个分离绝缘图案设置于在第一方向和第二方向上彼此相邻的位线接触部之间；接触插塞，设置在位线之间；中间绝缘图案，每个中间绝缘图案设置于在第一方向上彼此相邻的位线接触部与分离绝缘图案之间；连接图案，每个连接图案将第一端部和第二端部中的每一个连接到接触插塞中的在第二方向上的彼此相邻的位线接触部与分离绝缘图案之间的每一个接触插塞；着接焊盘，在接触插塞上；以及数据存储图案，通过接触插塞和着接焊盘连接到第一端部和第二端部。

4、在一方面，一种制造半导体存储器件的方法可以包括：在衬底中形成器件隔离图案以限定有源图案，每个有源图案包括中心部分、第一端部和第二端部；在衬底上形成连接线，连接线在第一方向上彼此间隔开并在与第一方向相交的第二方向上延伸；形成在平面图中与中心部分间隔开的第一凹陷区域以将连接线分为初步连接图案；形成填充第一凹陷区域的分离绝缘图案；在中心部分上形成第二凹陷区域以将初步连接图案划分为连接图案；以及形成设置在第二凹陷区域中的位线接触部。

技术特征：

1.一种半导体存储器件，包括：

2.根据权利要求1所述的半导体存储器件，其中，所述位线接触部的底表面在比所述分离绝缘图案的底表面高的高度处。

3.根据权利要求1所述的半导体存储器件，其中，从所述第一端部和所述第二端部的顶表面到所述位线接触部的底表面的深度小于从所述第一端部和所述第二端部的所述顶表面到所述分离绝缘图案的底表面的深度。

4.根据权利要求1所述的半导体存储器件，其中，所述中心部分的顶表面在与所述第一端部和所述第二端部的顶表面基本相同的高度处，或者在低于所述第一端部和所述第二端部的所述顶表面的高度处。

5.根据权利要求1所述的半导体存储器件，其中，每个分离绝缘图案在一对有源图案中的第一有源图案的第一端部与所述一对有源图案中的第二有源图案的第二端部之间，所述一对有源图案在所述第一方向上彼此相邻。

6.根据权利要求1所述的半导体存储器件，其中，

7.根据权利要求1所述的半导体存储器件，其中，

8.根据权利要求7所述的半导体存储器件，其中，

9.根据权利要求1所述的半导体存储器件，其中，所述中间绝缘图案在所述第二方向上延伸并在所述第一方向上彼此间隔开。

10.根据权利要求1所述的半导体存储器件，其中，所述分离绝缘图案在与所述第一方向和所述第二方向相交的第三方向上延伸。

11.根据权利要求1所述的半导体存储器件，其中，

12.根据权利要求11所述的半导体存储器件，其中，

13.根据权利要求1所述的半导体存储器件，其中，每个中间绝缘图案具有在所述第二方向上纵向延伸的条形。

14.一种半导体存储器件，包括：

15.根据权利要求14所述的半导体存储器件，其中，所述位线接触部的底表面在比所述分离绝缘图案的底表面高的高度处。

16.根据权利要求14所述的半导体存储器件，其中，从所述第一端部和所述第二端部的顶表面到所述位线接触部的底表面的深度小于从所述第一端部和所述第二端部的所述顶表面到所述分离绝缘图案的底表面的深度。

17.一种半导体存储器件，包括：

18.根据权利要求17所述的半导体存储器件，其中，所述位线接触部的底表面在比所述分离绝缘图案的底表面高的高度处。

19.根据权利要求17所述的半导体存储器件，其中，

20.根据权利要求17所述的半导体存储器件，其中，所述分离绝缘图案在与所述第一方向和所述第二方向相交的第三方向上延伸。

技术总结
公开了一种半导体存储器件，包括：有源图案，在彼此相交的第一方向和第二方向上彼此间隔开，每个有源图案具有中心部分、第一端部和第二端部；位线接触部，设置在中心部分上并且在第一方向和第二方向上彼此间隔开；分离绝缘图案，每个分离绝缘图案设置于在第一方向和第二方向上彼此相邻的位线接触部之间；中间绝缘图案，每个中间绝缘图案设置于在第一方向上彼此相邻的位线接触部与分离绝缘图案之间；以及连接图案，每个连接图案设置于在第二方向上彼此相邻的位线接触部与分离绝缘图案之间。

技术研发人员：金恩靓,朴素贤
受保护的技术使用者：三星电子株式会社
技术研发日：
技术公布日：2024/1/16