一种FIR滤波电路及芯片的制作方法

本技术涉及滤波电路，具体涉及一种fir滤波电路及芯片。

背景技术：

1、数字滤波器包括fir(finite impulse response，有限脉冲响应)滤波器和iir(infinite impulse response，无限脉冲响应)滤波器。所述fir滤波器在保证满足滤波器幅频响应要求的同时还可获得严格的线性相位特性，从而较iir滤波器更具有稳定性。对非线性相位要求的fir滤波器一般可以用iir滤波器来代替。在数字信号处理领域，fir滤波器被广泛应用于语音与图像处理、频谱分析、雷达信号处理，以及模式识别等方面。但是，目前现有技术在fir滤波器实现过程中，通常将每一轮滤波计算结果存储至存储器，以供调用，而额外设置存储器存储每一轮滤波计算结果导致fir滤波器所需电路面积较大；滤波数据位宽越大，为处理滤波数据并存储滤波计算结果导致fir滤波器所需电路面积越大；现有技术通常采用n+1级乘法器和n+1级加法器级联实现对n阶fir滤波器，随着对fir滤波器的滤波阶数要求的提高，往往需要采用高阶fir滤波器，从而导致fir滤波器所需采用的乘法器和加法器的数量大幅提高，导致计算资源消耗较大，fir滤波电路面积较大。现有技术存在fir滤波电路面积较大的问题。

技术实现思路

1、本技术提供了一种fir滤波电路及芯片，具体技术方案如下：

2、一种fir滤波电路，包括：延时滤波模块、截位模块和加法器；其中，所述延时滤波模块用于对滤波处理过程中的第m-1轮滤波计算结果进行n个时钟周期的延时处理，以使得延时n个时钟周期的滤波计算结果作为加法器的第一输入信号；所述截位模块，用于在滤波处理过程中对滤波数据进行位宽截取处理，将经过位宽截取处理的滤波截位结果作为加法器的第二输入信号；所述加法器用于接收延时滤波模块传输的第一输入信号和截位模块传输的第二输入信号，并对第一输入信号和第二输入信号执行加法运算，加法运算结果作为第m轮滤波处理过程的滤波计算结果；其中，m为大于或等于1的整数，n为整数且等于fir滤波系数。本技术方案通过设置延时滤波模块，以传输延时处理的方式使得第m-1轮滤波计算结果无需额外存储于存储模块中等待调用，即可应用于第m轮滤波计算结果获取过程中，优化滤波计算结果获取的同时减小fir滤波电路占用面积；同时设置截位模块实现滤波数据的位宽可调节，保证滤波数据的位宽不会过大，消除滤波数据位宽过大导致滤波电路面积增大的影响，进一步降低降低fir滤波电路面积，本技术fir滤波电路的fir滤波系数可配置，以使得本技术fir滤波电路对不同负载的适应能力强，通过改变fir滤波系数，使得本技术的fir滤波电路能够实现任意tap的fir滤波过程，本技术的fir滤波电路可复用性强。

3、进一步地，所述延时滤波模块由n个d类型触发器级联而成，每一个d类型触发器实现将滤波计算结果延时1个时钟周期，最后一级d类型触发器输出的滤波计算结果作为加法器的第一输入信号。本技术方案通过n个d类型触发器级联组成延时滤波模块，实现动态存储第m-1轮滤波计算结果，无需额外设置存储模块存储全部滤波计算结果，节省fir滤波电路面积。

4、进一步地，所述截位模块包括第一截位单元，所述位宽截取处理包括截位进位处理；其中，所述第一截位单元用于对滤波数据进行截位进位处理，并将经过截位进位处理后的滤波数据作为加法器的第二输入信号传输至加法器。本技术方案中截位模块实现对滤波数据位宽的截取功能，即“截位”，和四舍五入功能，即“进位”，不仅仅单一的对滤波数据位宽进行截取，还对位宽截取后的滤波数据执行四舍五入操作，保证截位后的滤波数据完整性。

5、进一步地，第一截位单元对滤波数据进行截位进位处理，具体包括：获取滤波数据的原始数据位宽和目标数据位宽；计算原始数据位宽和目标数据位宽的位宽差值；将滤波数据位于低位的位宽差值位数的滤波数据删除，获取目标数据位宽的第一滤波数据；获取滤波数据中处于第一指定位数的滤波数据作为第二滤波数据；将第一滤波数据与第二滤波数据进行加法运算以获取第三滤波数据作为经过截位进位处理后的滤波数据；将经过截位进位处理后的滤波数据作为加法器的第二输入信号传输至加法器。本技术方案中截位模块实现的截位进位处理包括先将滤波数据的位宽截取为目标数据位宽，再通过四舍五入的方式对目标数据位宽的滤波数据进行优化处理，既能实现对滤波数据的位宽进行截位，又保证截位后的滤波数据完整性。

6、进一步地，所述第一指定位数为原始数据位宽和目标数据位宽的位宽差值与数值1的差值所在位数。

7、进一步地，所述截位模块还包括第二截位单元，所述位宽截位处理还包括缩减防溢处理；其中，所述第二截位单元用于对经过截位进位处理后的滤波数据进行缩减防溢处理，并将经过缩减防溢处理后的滤波数据作为加法器的第二输入信号传输至加法器。本技术方案对经过截位进位处理后的滤波数据进行缩减防溢处理，以寻求进一步缩减滤波数据位宽，保证截位后的滤波数据不溢出。

8、进一步地，第二截位单元对经过截位进位处理后的滤波数据进行缩减防溢处理，具体包括：对第三滤波数据的最高位数据和次高位数据进行符号位判断；若第三滤波数据的最高位数据和次高位数据为00，则表示第三滤波数据为正数，将第三滤波数据中次高位数据代替最高位数据表示符号位以获取第四滤波数据；若第三滤波数据的最高位数据和次高位数据为11，则表示第三滤波数据为负数，将第三滤波数据中次高位数据代替最高位数据表示符号位以获取第四滤波数据；若第三滤波数据的最高位数据和次高位数据为10，则表示第三滤波数据超过负最大值，将第三滤波数据变换为目标数据位宽所能表示的有符号数最大负值以获取第四滤波数据；若第三滤波数据的最高位数据和次高位数据为01，则表示第三滤波数据超过正最大值，将第三滤波数据变换为目标数据位宽所能表示的有符号数最大正值以获取第四滤波数据；将第四滤波数据作为经过缩减防溢处理后的滤波数据，即作为加法器的第二输入信号传输至加法器。本技术方案通过缩减防溢处理实现对截位至目标数据位宽的第三滤波数据进行非必要符号位的舍弃，以及对溢出滤波数据进行转换修正，保证截位模块输出的第四滤波数据的位宽为目标数据位宽，且第四滤波数据不会超出目标数据位宽所能表示的有符号数最大值，消除数据位宽过大导致fir滤波电路面积增大的影响，降低电路面积，有效优化fir滤波电路。

9、进一步地，所述fir滤波电路还包括滤波系数计数模块；所述滤波系数计数模块，用于接收工作时钟信号，根据工作时钟信号进行计数，以获取工作时钟计数结果并输出；其中，所述滤波系数计数模块其获取的工作时钟计数结果按照fir滤波系数取模。本技术方案通过在fir滤波电路中设置滤波系数计数模块，实现基于工作时钟计数结果约束滤波数据在各模块单元的输入/输出时刻，精准控制滤波数据的传输节点。

10、进一步地，所述fir滤波电路还包括滤波数据输出选择器和滤波数据输出触发器；其中，所述滤波数据输出选择器，用于接收高电平信号、低电平信号和所述滤波系数计数模块获取的工作时钟计数结果，根据所述工作时钟计数结果从高电平信号和低电平信号中选择其中一个信号作为滤波数据输出选择结果传输至所述滤波数据输出触发器，以相应控制滤波数据输出触发器工作；所述滤波数据输出触发器，用于接收工作时钟信号、所述加法器输出的滤波计算结果和所述滤波数据输出选择器传输的滤波数据输出选择结果，依据工作时钟信号和滤波数据输出选择结果将滤波计算结果输出。本实施例通过限定滤波数据输出选择器的选择逻辑，使得fir滤波电路每进行一轮fir滤波系数tap的滤波处理后，将该滤波计算结果捕获经由滤波数据输出触发器输出。

11、进一步地，所述fir滤波电路还包括：第一数据选择器和第二数据选择器，所述第一数据选择器设置于所述延时滤波模块和所述加法器之间；其中，所述第二数据选择器用于接收高电平信号、低电平信号和滤波系数计数模块传输的工作时钟计数结果，根据工作时钟计数结果从高电平信号和低电平信号中选择其中一个信号作为第二数据信号传输至第一数据选择器；所述第一数据选择器，用于接收低电平信号、第二数据信号和延时滤波模块传输的延时n个时钟周期的滤波计算结果，根据第二数据信号从低电平信号和延时n个时钟周期的滤波计算结果中选择一个信号作为加法器的第一输入信号。本技术方案基于第二数据选择器统计fir滤波电路的抽头个数，使得fir滤波电路的输入每隔fir滤波系数个时钟周期更新一次。

12、进一步地，所述fir滤波电路还包括：滤波数据输入触发器、第三数据选择器和乘法器；其中，所述滤波数据输入触发器，用于接收工作时钟信号、外部输入的待滤波数据和所述第二数据选择器传输的第二数据信号，根据第二数据信号和工作时钟信号将外部输入的待滤波数据传输至所述乘法器；所述第三数据选择器，用于接收n个预设数值信号作为n个数据选择对象，还用于接收所述滤波系数计数模块传输的工作时钟计数结果，根据工作时钟计数结果从n个预设数值信号中选取对应一个预设数值信号作为第三数据信号传输至所述乘法器；所述乘法器，用于接收滤波数据输入触发器传输的待滤波数据和第三数据选择器传输的第三数据信号，对第三数据信号和待滤波数据进行乘法运算，以实现对待滤波数据进行系数滤波，获取滤波数据并传输至所述截位模块。本技术方案通过配置预设数值信号和工作时钟计数结果之间的对应信息，实现根据工作时钟计数结果调用对应的预设数值信号，采用不同预设数值信号对不同工作时钟下的待滤波数据进行乘法运算实现系数滤波，优化系数滤波流程，基于一轮滤波处理过程中的时刻点实现针对性滤波。本技术仅需要采用单一的多位乘法器结合第三数据选择器就能实现现有技术中多组级联的常系数乘法器，有效减小fir滤波电路面积，通过配置第三数据选择器中的预设数值信号的个数实现适应不同滤波阶数、不同滤波系数需求的fir滤波器，使得该fir滤波电路适应性强，具有优良的可复用性。

13、本技术还公开一种芯片，所述芯片中包含如前所述的fir滤波电路，通过配置fir滤波系数可实现不同抽头的fir滤波器。