具有可编程部件的半导体元件的制备方法与流程

本公开涉及一种半导体元件的制备方法。特别涉及一种包括形成在一基板的一单元区域中的一电阻电路，并在该基板的一周围区域中为该半导体存储元件的一周围电路提供一可编程电阻器的半导体存储元件的制备方法以及一种该半导体元件的制备方法。

背景技术：

1、一般来说，集成电路是通过在单一硅晶圆上形成许多相同的电路图案而批量生产。集成电路，通常也称为半导体元件，包括各种材料，这些材料可以是导电的、不导电的(绝缘体)、或半导电的。

2、随机存取存储器元件，像是动态随机存取存储器(dynamic random-accessmemories；dram)，包括用于存储数据的存储器单元和用于在存储器单元之间切换信号的周边电路。一般而言，存储器单元形成于基板的单元区域中，且周边电路形成于横向包围单元区域的周边区域中。单元区域包括用于形成存储器单元的多个主动岛。然而，在单元区域的周边的主动岛可能具有不完整的轮廓，从而没有元件形成于单元区域的周边中。

3、上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明揭示本公开的标的，不形成本公开的现有技术，且上文的“现有技术”的任何说明均不应做为本公开的任一部分。

技术实现思路

1、本公开的一方面提供一种半导体元件。该半导体元件包括一基板、一存取晶体管、一存储电容器、一存储节点接触、一导线、和一导电部件。该基板包括一第一岛、一第二岛、和设置于该第一岛和该第二岛之间的一隔离结构，其中该第一岛具有一第一面积，且该第二岛具有大于该第一面积的一第二面积。该存取晶体管设置于该第一岛中或该第一岛上。该存储节点接触将该存储电容器连接至该存取晶体管。该导线设置于该基板之上。该导电部件将该导线连接至该第二岛，且该导电部件和该存储节点接触设置于一相同的水平面上。

2、在一些实施例中，该第二岛比该第一岛更靠近该基板的一周边。

3、在一些实施例中，该第二面积是该第一面积的至少两倍。

4、在一些实施例中，该存储电容器包括一较低电极、一电容器绝缘体、和一较高电极。该较低电极接触该存储节点接触，且该较低电极和该导线设置于一相同的水平面上。该电容器绝缘体设置于该较低电极之上，且该较高电极设置于该电容器绝缘体之上。

5、在一些实施例中，该第一岛具有一第一纵轴，且该第二岛具有平行于该第一纵轴的一第二纵轴。

6、在一些实施例中，该导线沿着该第一纵轴延伸。

7、在一些实施例中，该导线在一第一方向延伸，该第一方向以小于90度的一角度与该第一纵轴相交。

8、在一些实施例中，该半导体元件还包括一位元线和一位元线接触；该位元线设置于该基板之上，且该位元线接触将该存取晶体管连接至该位元线。该导线和该位元线在一相同方向上延伸。

9、在一些实施例中，该存取晶体管包括设置于该基板中的一字元线，且该导线和该字元线在一相同方向上延伸。

10、在一些实施例中，该半导体元件还包括一绝缘层，其设置于该存取晶体管和该存储电容器之间以及该导线和该第二岛之间。

11、在一些实施例中，该存储节点接触穿过该绝缘层。

12、在一些实施例中，该基板包括一主动区和与该主动区相邻的一虚设区，该第一岛位于该主动区中，且该第二岛位于该虚设区中。

13、在一些实施例中，该半导体元件还包括位于该基板的一周边区域中的多个周边电路，其中该虚设区位于该主动区和该周边区域之间，且该第二岛在功能上作为一可编程电阻器且通过该导电部件和该导线电性耦合至该些周边电路中的至少一者。

14、本公开的一方面提供一种半导体元件。该半导体元件包括一半导体晶圆、一存储器单元、一周边电路、和一电阻电路。该半导体晶圆包括一单元区域和与该单元区域相邻的一周边区域，且该单元区域包括一主动区和与该主动区相邻的一虚设区。该虚设区位于该主动区和该周围区域之间。该存储器单元位于该主动区中且包括一存取晶体管、一存储电容器、和一存储节点接触。该存取晶体管设置于该半导体晶圆中或该半导体晶圆上，该存储电容器设置于该存取晶体管之上，且该存储节点接触将该存储电容器连接至该存取晶体管。该周边电路位于该周边区域中，且该电阻电路位于该虚设区中。该电阻电路包括接触该半导体晶圆的一导电部件，其中该存储节点接触和该导电部件位于该半导体晶圆之上的一相同水平面上。

15、在一些实施例中，该半导体元件还包括设置于该半导体晶圆中的一隔离结构以定义该主动区中的一第一岛和该虚设区中的一第二岛，其中该第一岛具有一第一面积，且该第二岛具有大于该第一面积的一第二面积。

16、在一些实施例中，该电阻电路包括该第二岛且该导电部件通过设置于该半导体晶圆之上的一导线电性连接至该周边电路。

17、在一些实施例中，该导线在一第一方向上延伸，且该第一岛和该第二岛在不同于该第一方向的一第二方向上延伸。

18、在一些实施例中，该半导体元件还包括一位元线，其平行于该导线延伸且被配置以将该存取晶体管电性连接至该周边电路。

19、本公开的一方面提供一种半导体元件的制备方法。该方法包括下列步骤：形成包括一第一岛和一第二岛的一基板，其中该第一岛具有一第一面积，且该第二岛具有大于该第一面积的一第二面积；沉积一绝缘层以覆盖该基板；形成一存储节点接触和穿过该绝缘层的一导电部件，其中该存储节点接触与该第一岛接触且该导电部件与该第二岛接触；以及形成一导线于该绝缘层上并连接至该导电部件。

20、在一些实施例中，形成该导电部件和该存储节点接触包括下列步骤：进行一蚀刻工艺以移除由该绝缘层上的一图案化掩模所暴露的部分的该绝缘层，从而形成多个开口以暴露出部分的该第一和第二岛；以及沉积一导电材料于该些开口中。

21、在一些实施例中，该方法还包括下列步骤：形成一较低电极于该绝缘层上并接触该存储节点接触；沉积一电容器绝缘体以覆盖该较低电极；以及沉积一较高电极于该电容器绝缘体上。该导线和该较低电极为同时形成。

22、在一些实施例中，形成该基板包括下列步骤：提供一半导体晶圆，其包括一单元区域和与该单元区域相邻的一周边区域；形成多个第一沟槽于该单元区域中的该半导体晶圆中，其中该些沟槽在一第一方向上延伸；形成多个第二沟槽于该单元区域的一主动区中的该半导体晶圆中，其中该些第二沟槽在与该第一方向相交的一第二方向上延伸；以及沉积一隔离材料于该些第一沟槽及该些第二沟槽中。

23、在一些实施例中，该方法还包括下列步骤：在沉积该隔离材料之前，形成一第三沟槽于该单元区域的一虚设区中的该半导体晶圆中，其中该第三沟槽在该第二方向上延伸；以及沉积该隔离材料于该第三沟槽中。

24、在一些实施例中，该第三沟槽连接至该些第二沟槽中的至少一者。

25、在一些实施例中，该些第二沟槽和该第三沟槽为同时形成，且沉积该隔离材料于该第三沟槽中和沉积该隔离材料于该些第一沟槽及该些第二沟槽中为同时进行。

26、在一些实施例中，该方法还包括进行一平坦化工艺以移除该半导体晶圆的一较高表面上方的该隔离材料的步骤。

27、在一些实施例中，该虚设区位于该主动区的一周边上或与其相邻。

28、在一些实施例中，该方法还包括下列步骤：在沉积该绝缘层之前，形成包括一第一杂质区域和一第二杂质区域的一存取晶体管于该第一岛中，其中该存储节点接触与该第二杂质区域接触；形成一位元线接触，其与该第一杂质区域接触；以及形成一位元线，连接至该位元线接触。

29、在一些实施例中，该位元线接触和该位元线是在形成该存储节点接触之前形成的。

30、在一些实施例中，该导线是在形成该位元线接触之前形成的。

31、通过上述半导体元件的配置，未使用的单元区域的周边被保留用于在后续形成周边电路的一个或多个可编程电阻器，且包括可编程电阻器的电阻电路与第一岛(设置有存储器单元)、存储节点接触、和存储电容器的较低电极同时形成，从而最小化制备整个元件所需的工艺步骤数量。

32、上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。形成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可做为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。