半导体结构的制作方法及半导体结构与流程

本公开涉及半导体，尤其涉及一种半导体结构的制作方法及半导体结构。

背景技术：

1、动态随机存储器(dynamic random access memory，简称dram)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。其中，动态随机存储器包括重复设置的多个存储单元，每个存储单元均包括一个晶体管和一个电容器，电容器通过电容接触区、电容接触结构与晶体管的源、漏极连接。随着电子产品日益朝向轻、薄、短、小发展，动态随机存取存储器组件的设计也朝着符合高集成度、高密度、小型化的趋势发展。

2、随着半导体工艺的发展，半导体器件的尺寸越来越小，栅极诱导漏极泄漏(gateinduced drain leakage，gidl)会对半导体结构的形成产生较大的不利影响，降低了半导体结构的性能和良率。

技术实现思路

1、以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

2、本公开提供了一种半导体结构的制作方法及半导体结构。

3、本公开的第一方面提供了一种半导体结构的制作方法，所述半导体结构的制作方法包括：

4、提供基底；

5、于所述基底上形成多个有源柱，多个所述有源柱阵列排布，沿第一方向，所述有源柱包括顺序连接的第一段、第二段和第三段，以垂直于第一方向的平面为截面，所述第二段的截面积小于所述第一段和所述第三段的截面积；

6、于所述第二段的侧壁、所述第一段的顶面和所述第三段的底面上形成第一栅氧化层；

7、于所述第一栅氧化层的侧壁形成第二栅氧化层，沿第一方向，所述第二栅氧化层的长度小于所述第一栅氧化层的长度，且所述第二栅氧化层靠近所述第三段设置，其中，所述第二栅氧化层的厚度大于所述第一栅氧化层的厚度。

8、根据本公开的一些实施例，所述第二栅氧化层的厚度为所述第一栅氧化层的厚度的1～2倍。

9、根据本公开的一些实施例，所述于所述基底上形成多个有源柱，包括：

10、于所述基底内形成多个位线隔离结构，多个所述位线隔离结构沿第二方向间隔设置，相邻的所述位线隔离结构之间的所述基底形成条状体；

11、对所述条状体进行处理，形成硅柱结构，沿第一方向，所述硅柱结构包括第一部分、第二部分和第三部分；

12、于所述基底内形成多个字线隔离结构，多个所述字线隔离结构沿第三方向间隔设置，第二方向与第三方向在同一水平面上相交，其中，相邻的所述位线隔离结构与相邻的所述字线隔离结构之间的所述硅柱结构形成硅柱；

13、对部分所述硅柱进行预设处理，形成所述有源柱。

14、根据本公开的一些实施例，所述于所述基底内形成多个位线隔离结构，多个所述位线隔离结构沿第二方向间隔设置，包括：

15、于所述基底内形成多个沿第二方向间隔设置的位线沟槽；

16、于所述位线沟槽内形成位线隔离结构。

17、根据本公开的一些实施例，所述于所述基底内形成多个字线隔离结构，多个所述字线隔离结构沿第三方向间隔设置，包括：

18、于所述基底内形成多个沿第三方向间隔设置的字线沟槽，其中，沿第一方向，所述字线沟槽的深度小于所述位线沟槽的深度；

19、于所述字线沟槽的侧壁上形成第一介质层，沿第二方向，所述字线沟槽的两侧壁上的所述第一介质层之间形成第一沟槽；

20、于所述第一沟槽内形成字线隔离结构；

21、去除部分所述第一介质层，暴露出所述硅柱结构的顶面。

22、根据本公开的一些实施例，所述于所述第一沟槽内形成字线隔离结构之前还包括：

23、于所述第一沟槽的底部形成位线，所述位线为多个，多个所述位线沿第二方向间隔设置。

24、根据本公开的一些实施例，所述半导体结构的制作方法还包括：

25、沿第二方向，于所述字线隔离结构的两侧形成支撑结构。

26、根据本公开的一些实施例，所述于所述字线隔离结构的两侧形成支撑结构，包括：

27、去除部分所述第一介质层和部分所述位线隔离结构，以暴露部分所述字线隔离结构和部分所述硅柱结构，沿第二方向，所述字线隔离结构和所述硅柱结构之间形成第二沟槽；

28、于所述第二沟槽内形成支撑结构。

29、根据本公开的一些实施例，所述对部分所述硅柱进行预设处理，形成所述有源柱，包括：

30、去除部分所述第一介质层和部分所述位线隔离结构，以暴露出所述第二部分；

31、对所述硅柱的所述第二部分进行氧化工艺处理，以去除部分所述第二部分，形成所述有源柱，其中，所述硅柱的第一部分形成所述有源柱的第一段，所述硅柱被保留下来的所述第二部分形成所述有源柱的所述第二段，所述硅柱的所述第三部分形成所述有源柱的所述第三段。

32、根据本公开的一些实施例，所述第二段和所述字线隔离结构之间形成第三沟槽；

33、所述于所述第二段的侧壁、所述第一段的顶面和所述第三段的底面上形成第一栅氧化层，包括：

34、利用原子层沉积工艺于所述第三沟槽的侧壁上形成第一栅氧化层，所述第三沟槽内的所述第一栅氧化层形成第四沟槽。

35、根据本公开的一些实施例，所述于所述第一栅氧化层上形成第二栅氧化层，包括：

36、于所述第四沟槽内形成第一初始字线，所述第一初始字线填充满所述第四沟槽；

37、去除部分所述第一初始字线，被保留下来的所述第一初始字线形成第一字线，所述第一字线与所述第一栅氧化层之间形成第五沟槽；

38、于所述第五沟槽内并在所述第一栅氧化层的侧壁上形成第二栅氧化层，所述第二栅氧化层的侧壁和所述第一字线的顶面形成第六沟槽；

39、于所述第六沟槽内形成第二初始字线；

40、去除部分所述第二初始字线，被保留下来的所述第二初始字线形成第二字线，其中，所述第一字线和所述第二字线形成字线结构。

41、根据本公开的一些实施例，所述于所述第一栅氧化层上形成第二栅氧化层，包括：

42、于所述第四沟槽内形成牺牲层，所述牺牲层填充满所述第四沟槽；

43、去除部分所述牺牲层，被保留下来的所述牺牲层和所述第一栅氧化层侧壁之间形成第五沟槽；

44、于所述第五沟槽内并在所述第一栅氧化层的侧壁上形成第二栅氧化层；

45、去除被保留下来的所述牺牲层，所述第二栅氧化层的侧壁和被去除的所述牺牲层位置处的所述第一栅氧化层侧壁之间形成第七沟槽；

46、于所述第七沟槽内形成字线结构。

47、根据本公开的一些实施例，所述半导体结构的制作方法还包括：

48、于所述字线结构上形成第二介质层，所述第二介质层的顶面与所述有源柱的顶面平齐。

49、本公开的第二方面提供了一种半导体结构，所述半导体结构包括：

50、基底；

51、有源柱，所述有源柱为多个，多个所述有源柱阵列排布于所述基底内，其中，沿第一方向，所述有源柱包括顺序连接的第一段、第二段和第三段，以垂直于第一方向的平面为截面，所述第二段的截面积小于所述第一段和所述第三段的截面积；

52、第一栅氧化层，所述第一栅氧化层设在所述第二段的侧壁、所述第一段的顶面和所述第三段的底面；

53、第二栅氧化层，所述第二栅氧化层设置在所述第一栅氧化层的侧壁，沿第一方向，所述第二栅氧化层的长度小于所述第一栅氧化层的长度，且所述第二栅氧化层靠近所述第三段设置，其中，所述第二栅氧化层的厚度大于所述第一栅氧化层的厚度。

54、根据本公开的一些实施例，所述半导体结构还包括多个位线隔离结构和多个字线隔离结构；

55、沿第二方向，多个所述位线隔离结构间隔设置；

56、沿第三方向，多个所述字线隔离结构间隔设置。

57、根据本公开的一些实施例，所述半导体结构还包括多个位线，多个所述位线沿第二方向间隔设置，所述位线位于所述有源柱的下方。

58、根据本公开的一些实施例，所述半导体结构还包括多个字线结构，多个所述字线结构沿第三方向间隔设置；

59、所述字线结构环绕所述有源柱的第二段设置，所述字线结构包括第一字线和第二字线，所述第一字线的底面靠近所述第一段，所述第二字线的顶面靠近所述第三段，以垂直于第二方向的平面为纵截面，所述第一字线的纵截面的面积大于所述第二字线的纵截面的面积。

60、本公开实施例所提供的半导体结构的制作方法及半导体结构中，通过在有源柱的第二段的侧壁上形成第一栅氧化层，第一栅氧化层上形成第二栅氧化层，从而增大了栅氧化层存储电荷的能力，进而有效减少栅诱导漏极泄漏电流和带间隧穿的问题；另一方面，通过使第二栅氧化层的长度小于第一栅氧化层的长度，第二栅氧化层的厚度大于第一栅氧化层的厚度，而第二栅氧化层靠近第三段设置，由此在第二段的不同位置处形成有不同厚度的栅氧化层，有利于控制半导体结构的关断电流，进而有效提高半导体结构的性能和良率。

61、在阅读并理解了附图和详细描述后，可以明白其他方面。