一种半导体结构的制造方法与流程

本公开涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。

背景技术：

1、导体结构，例如动态随机存取存储器(dram)，当前的技术通常会采用1个晶体管和1个电容器(1t1c)存储单元来实现更密集的存储芯片。其中晶体管的栅极与字线相连，源极和漏极分别通过相应的接触结构与位线和电容器相连。

2、然而，随着半导体结构不断朝着小型化、高集成度的方向发展，当制程微缩时，接触结构的尺寸随之微缩，尺寸微缩后，在形成接触结构的过程中，容易导致形成的接触结构形貌欠佳，进而影响产品性能。

技术实现思路

1、本公开提供一种半导体结构的制造方法，包括：

2、提供初始结构，所述初始结构包括衬底位于所述衬底上的多条位线结构和多条隔离栅栏，所述位线结构和所述隔离栅栏相互交叉以限定出多个开口，所述开口内形成有填充层；

3、刻蚀所述填充层，使所述填充层的上表面下降第一预设距离，剩余的所述填充层仍填充所述开口的下部；

4、刻蚀所述位线结构，使所述位线结构的至少部分上表面下降第二预设距离；

5、去除剩余的所述填充层；

6、在所述开口内形成存储节点接触插塞。

7、在一些实施例中，所述第一预设距离与所述填充层被刻蚀之前的高度的比值范围在0.25至0.7之间。

8、在一些实施例中，所述第二预设距离与所述位线结构被刻蚀之前的高度的比值范围在0.1至0.5之间。

9、在一些实施例中，在刻蚀位线结构的同一步骤中，还包括：刻蚀所述隔离栅栏，使所述隔离栅栏的上表面下降第三预设距离。

10、在一些实施例中，所述位线结构包括位线导电层、位于所述位线导电层上的位线盖层、至少覆盖所述位线导电层和所述位线盖层的侧壁的牺牲层以及至少覆盖所述牺牲层的第一介质层；刻蚀所述位线结构，使所述位线结构的至少部分上表面下降第二预设距离，包括：

11、刻蚀所述第一介质层和所述位线盖层，使所述第一介质层的上表面下降第一预设距离，且剩余的所述位线盖层和剩余的所述第一介质层的上表面齐平，并暴露所述牺牲层。

12、在一些实施例中，所述第二预设距离小于所述第一预设距离，剩余的所述第一介质层的上表面高于剩余的所述填充层的上表面，剩余的所述第一介质层的上部侧壁被所述开口暴露，且所述第一介质层被所述开口暴露的上部侧壁相对于垂直所述衬底平面的方向倾斜，以增大所述开口的顶部口径。

13、在一些实施例中，在去除剩余的所述填充层的同时，还包括：去除所述牺牲层，以在所述第一介质层和所述位线盖层、所述位线导电层之间形成间隙；

14、在所述开口内形成存储节点接触插塞之前，还包括：形成第二介质层，所述第二介质层至少封闭所述间隙的开口，所述间隙未被所述第二介质层填充的区域定义为气隙。

15、在一些实施例中，形成第二介质层，包括：

16、通入第一氮源气体，所述第一氮源气体被解离为等离子体；

17、在所述衬底的上下两端施加交变电场，在所述衬底的四周施加交变磁场，所述等离子体在所述交变电场和所述交变磁场的作用下被引导至所述位线结构和所述隔离栅栏的上表面以及所述开口和所述间隙的内壁上以形成晶种层，且位于所述间隙内壁上部的所述晶种层的密度大于位于所述间隙内壁下部的所述晶种层的密度。

18、在一些实施例中，形成第二介质层，还包括：

19、通入第一硅源气体，所述第一硅源气体被吸附于所述晶种层上；

20、通入第二氮源气体，以在所述衬底上沉积第二介质层，所述第二介质层覆盖所述位线结构和所述隔离栅栏的上表面以及所述开口和所述间隙的内壁；其中，覆盖所述间隙内壁上部的所述第二介质层的厚度大于覆盖所述间隙内壁下部的所述第二介质层的厚度；

21、再次执行通入第一硅源气体和第二氮源气体以形成所述第二介质层的步骤，直到所述第二介质层封闭所述间隙的顶部开口，从而形成所述气隙。

22、在一些实施例中，在所述开口内形成存储节点接触插塞之后，还包括：

23、去除所述第一介质层和所述第二介质层的顶部，使所述第一介质层和所述第二介质层的上表面低于所述位线盖层的上表面，以增大所述开口的顶部口径。

24、本公开提供的半导体结构的制造方法，包括：提供初始结构，所述初始结构包括衬底位于所述衬底上的多条位线结构和多条隔离栅栏，所述位线结构和所述隔离栅栏相互交叉以限定出多个开口，所述开口内形成有填充层；刻蚀所述填充层，使所述填充层的上表面下降第一预设距离，剩余的所述填充层仍填充所述开口的下部；刻蚀所述位线结构，使所述位线结构的至少部分上表面下降第二预设距离；去除剩余的所述填充层；在所述开口内形成存储节点接触插塞。位线结构和隔离栅栏通常具有较大的高度，使得由位线结构和隔离栅栏围成的开口具有较大的深宽比，在开口内形成存储节点接触插塞时，导致填孔困难，容易在存储节点接触插塞内形成孔洞和空隙，影响存储节点接触插塞的质量和导电性能。本公开实施例在形成存储节点接触插塞之前，首先刻蚀位线结构，使位线结构的至少部分上表面下降第二预设距离，降低了在形成存储节点接触插塞时的填孔难度，避免或减少在存储节点接触插塞内形成孔洞和空隙，提高存储节点接触插塞的质量和导电性。

25、本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从附图和描述变得明显。

技术特征：

1.一种半导体结构的制造方法，其特征在于，包括：

2.根据权利要求1所述的制造方法，其特征在于，所述第一预设距离与所述填充层被刻蚀之前的高度的比值范围在0.25至0.7之间。

3.根据权利要求1所述的制造方法，其特征在于，所述第二预设距离与所述位线结构被刻蚀之前的高度的比值范围在0.1至0.5之间。

4.根据权利要求1所述的制造方法，其特征在于，在刻蚀位线结构的同一步骤中，还包括：刻蚀所述隔离栅栏，使所述隔离栅栏的上表面下降第三预设距离。

5.根据权利要求1所述的制造方法，其特征在于，所述位线结构包括位线导电层、位于所述位线导电层上的位线盖层、至少覆盖所述位线导电层和所述位线盖层的侧壁的牺牲层以及至少覆盖所述牺牲层的第一介质层；刻蚀所述位线结构，使所述位线结构的至少部分上表面下降第二预设距离，包括：

6.根据权利要求5所述的制造方法，其特征在于，所述第二预设距离小于所述第一预设距离，剩余的所述第一介质层的上表面高于剩余的所述填充层的上表面，剩余的所述第一介质层的上部侧壁被所述开口暴露，且所述第一介质层被所述开口暴露的上部侧壁相对于垂直所述衬底平面的方向倾斜，以增大所述开口的顶部口径。

7.根据权利要求5所述的制造方法，其特征在于，在去除剩余的所述填充层的同时，还包括：去除所述牺牲层，以在所述第一介质层和所述位线盖层、所述位线导电层之间形成间隙；

8.根据权利要求7所述的制造方法，其特征在于，形成第二介质层，包括：

9.根据权利要求8所述的制造方法，其特征在于，形成第二介质层，还包括：

10.根据权利要求7所述的制造方法，其特征在于，在所述开口内形成存储节点接触插塞之后，还包括：去除所述第一介质层和所述第二介质层的顶部，使所述第一介质层和所述第二介质层的上表面低于所述位线盖层的上表面，以增大所述开口的顶部口径。

技术总结
公开了一种半导体结构的制造方法，包括：提供初始结构，初始结构包括衬底位于衬底上的多条位线结构和多条隔离栅栏，位线结构和隔离栅栏相互交叉以限定出多个开口，开口内形成有填充层；刻蚀填充层，使填充层的上表面下降第一预设距离，剩余的填充层仍填充开口的下部；刻蚀位线结构，使位线结构的至少部分上表面下降第二预设距离；去除剩余的填充层；在开口内形成存储节点接触插塞。

技术研发人员：李双
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：
技术公布日：2024/1/15