存储装置及其形成方法与流程

背景技术：

1、本公开涉及存储装置及其制造方法。

2、通过改进工艺技术、电路设计、编程算法和制造工艺，平面存储单元被缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。结果，平面存储单元的存储密度接近上限。

3、三维(3d)存储器架构可以解决平面存储单元中的密度限制。3d存储器架构包括存储阵列和用于促进存储阵列的操作的外围电路。

技术实现思路

1、在一个方面，公开了一种存储装置。存储装置包括存储阵列结构、第一外围电路以及第二外围电路。存储阵列结构包括具有第一端子和第二端子的垂直晶体管、具有耦合到垂直晶体管的第一端子的第一端的存储部、以及耦合到垂直晶体管的第二端子的位线。第一外围电路设置于存储阵列结构的一侧，并且包括与存储阵列结构接触的第一侧以及在第一方向上与第一侧相对的第二侧。第二外围电路被设置为与第一外围电路的远离存储阵列结构的第二侧接触。

2、在一些实施方式中，第一外围电路包括感测放大器电路和字线驱动器电路。在一些实施方式中，第二外围电路包括模拟电路。

3、在一些实施方式中，存储阵列结构包括具有焊盘引出结构的第一表面和与第一外围电路接触的在第一方向上与第一表面相对的第二表面。

4、在一些实施方式中，存储部在第一方向上设置在第一表面和垂直晶体管之间。在一些实施方式中，垂直晶体管在第一方向上设置在第一表面和存储部之间。

5、在一些实施方式中，存储装置还包括在第一方向上在第一外围电路和第二外围电路之间延伸的第一连接结构。

6、在一些实施方式中，存储装置还包括在第一方向上在第一表面和第二表面之间的存储阵列结构中延伸的第二连接结构。在一些实施方式中，第二连接结构与焊盘引出结构接触。

7、在一些实施方式中，第一外围电路设置在第一外围衬底中，第二外围电路设置在第二外围衬底中，并且第一外围衬底的厚度小于第二外围衬底的厚度。

8、在一些实施方式中，垂直晶体管包括在第一方向上延伸的半导体本体以及在垂直于第一方向的第二方向上耦合到半导体本体的至少一侧的栅极结构。

9、在另一方面，公开了一种存储系统。存储系统包括：存储装置，被配置为存储数据；以及存储器控制器，耦合到存储装置并被配置为通过第一外围电路控制存储阵列结构。存储装置包括存储阵列结构、第一外围电路以及第二外围电路。存储阵列结构包括具有第一端子和第二端子的垂直晶体管、具有耦合到垂直晶体管的第一端子的第一端的存储部、以及耦合到垂直晶体管的第二端子的位线。第一外围电路设置于存储阵列结构的一侧，并且包括与存储阵列结构接触的第一侧以及在第一方向上与第一侧相对的第二侧。第二外围电路被设置为与第一外围电路的远离存储阵列结构的第二侧接触。

10、在又一方面，公开了一种存储装置。存储装置包括存储阵列结构、第一外围电路以及第二外围电路。存储阵列结构包括垂直晶体管以及耦合到垂直晶体管的存储部。第一外围电路设置于存储阵列结构的一侧，并且包括与存储阵列结构接触的第一侧以及在第一方向上与第一侧相对的第二侧。第二外围电路被设置为与第一外围电路的远离存储阵列结构的第二侧接触。

11、在一些实施方式中，存储阵列结构包括具有焊盘引出结构的第一表面和与第一外围电路接触的在第一方向上与第一表面相对的第二表面。

12、在一些实施方式中，存储部在第一方向上设置在第一表面和垂直晶体管之间。在一些实施方式中，垂直晶体管在第一方向上设置在第一表面和存储部之间。

13、在一些实施方式中，第一外围电路设置在第一外围衬底中，第二外围电路设置在第二外围衬底中，并且第一外围衬底的厚度小于第二外围衬底的厚度。

14、在一些实施方式中，第一外围电路包括在第一方向上延伸穿过第一外围衬底的第一连接结构。

15、在一些实施方式中，第一外围电路包括感测放大器电路和字线驱动器电路。在一些实施方式中，第二外围电路包括模拟电路。

16、在又一方面，公开了一种存储系统。存储系统包括：存储装置，被配置为存储数据；以及存储器控制器，耦合到存储装置并被配置为通过第一外围电路控制存储阵列结构。存储装置包括存储阵列结构、第一外围电路以及第二外围电路。存储阵列结构包括垂直晶体管以及耦合到垂直晶体管的存储部。第一外围电路设置于存储阵列结构的一侧，并且包括与存储阵列结构接触的第一侧以及在第一方向上与第一侧相对的第二侧。第二外围电路被设置为与第一外围电路的远离存储阵列结构的第二侧接触。

17、在又一方面，公开了一种用于形成存储装置的方法。存储阵列结构形成在第一衬底上。存储阵列结构包括具有第一端子和第二端子的垂直晶体管、具有耦合到垂直晶体管的第一端子的第一端的存储部、以及耦合到垂直晶体管的第二端子的位线。外围电路形成在存储阵列结构的一侧。外围电路包括第一外围电路和第二外围电路。

18、在一些实施方式中，第一外围电路和第二外围电路通过堆叠在一起而形成为外围电路，并且存储阵列结构与外围电路键合。

19、在又一方面，公开了一种用于形成存储装置的方法。存储阵列结构形成在第一衬底上。存储阵列结构包括具有第一端子和第二端子的垂直晶体管、具有耦合到垂直晶体管的第一端子的第一端的存储部、以及耦合到垂直晶体管的第二端子的位线。第一外围电路形成在第二衬底中。第三衬底形成在第一外围电路上。第二外围电路形成在第三衬底上。存储阵列结构与第二外围电路键合。

20、在一些实施方式中，垂直晶体管形成在第四衬底上，使得垂直晶体管的第二端子与第四衬底接触。存储部形成在垂直晶体管上，使得存储部的第一端耦合到垂直晶体管的第一端子。第一衬底形成在存储部上。去除第四衬底。

21、在一些实施方式中，垂直晶体管形成在第一衬底上，使得垂直晶体管的第二端子与第一衬底接触。存储部形成在垂直晶体管上，使得存储部的第一端耦合到垂直晶体管的第一端子。

22、在一些实施方式中，电介质层形成在第三衬底上。对第三衬底执行注入操作。第三衬底键合在第一外围电路上。电介质层与第一外围电路接触。

23、在一些实施方式中，从具有电介质层的一侧在第三衬底上执行氢离子注入操作。

24、在一些实施方式中，去除第三衬底的一部分。第二外围电路形成在第三衬底的剩余部分上。

25、在一些实施方式中，第一连接结构形成在延伸穿过第三衬底的第二外围电路中。

26、在一些实施方式中，存储阵列结构键合在第二外围电路上。去除第一衬底。焊盘引出结构形成在存储阵列结构上。

27、在又一方面，公开了一种用于形成存储装置的方法。存储阵列结构形成在第一衬底上。存储阵列结构包括具有第一端子和第二端子的垂直晶体管、具有耦合到垂直晶体管的第一端子的第一端的存储部、以及耦合到垂直晶体管的第二端子的位线。第一外围电路形成在第二衬底上。第二外围电路形成在第三衬底上。第一外围电路与第二外围电路键合。存储阵列结构与第一外围电路键合。

28、在一些实施方式中，垂直晶体管形成在第四衬底上，使得垂直晶体管的第二端子与第四衬底接触。存储部形成在垂直晶体管上，使得存储部的第一端耦合到垂直晶体管的第一端子。第一衬底形成在存储部上。去除第四衬底。

29、在一些实施方式中，垂直晶体管形成在第一衬底上，使得垂直晶体管的第二端子与第一衬底接触。存储部形成在垂直晶体管上，使得存储部的第一端耦合到垂直晶体管的第一端子。

30、在一些实施方式中，第二衬底被减薄。电介质层形成在减薄的第二衬底上。减薄的第二衬底与第二外围电路键合，使得电介质层与第二外围电路接触。

31、在一些实施方式中，第五衬底形成在第一外围电路上。使用第五衬底作为支撑衬底来减薄第二衬底。减薄的第二衬底与第二外围电路键合，使得减薄的第二衬底与第二外围电路接触。去除第五衬底。

32、在一些实施方式中，第一连接结构形成在延伸穿过第二衬底的第一外围电路中。

33、在一些实施方式中，存储阵列结构键合在第一外围电路上。去除第一衬底。在存储阵列结构上形成焊盘引出结构。