使用电压倍增器电平移位时钟信号的电路的制作方法

本发明涉及电平移位电路，并且具体地，涉及用于使用电压倍增器电平移位时钟信号的电路。

背景技术：

1、现在常见集成电路包括多个电源电压域。例如，集成电路的第一功能电路可以在具有第一电压电平处的电源电压的第一电源电压域中进行操作，并且集成电路的第二功能电路可以在具有第二电压电平处的电源电压的第二电源电压域中进行操作，第二电压电平不同于(高于或低于)第一电压电平。第一功能电路和第二功能电路都可以是响应时钟信号的时钟电路。由于这些功能电路在不同的电源电压域中进行操作，所以时钟信号必须电平移位以适当地在每个电源电压域中驱动电路操作。然而，关键的是电平移位操作不能扭曲时钟信号的频率。本领域需要一种电平移位电路，其可以在电源电压域之间电平移位高频时钟信号而不引入频率失真。

技术实现思路

1、在一个实施例中，一种电路包括：电压倍增器电路，具有被配置为接收第一电压的输入电压节点和被配置为生成从第一电压倍增的第二电压的输出电压节点，并且包括第一中间节点和第二中间节点、以及第三中间节点和第四中间节点，第一中间节点和第二中间节点分别电容性地耦合以接收第一时钟信号的相反相位，第一时钟信号的电压在地电压和第一电压电平之间改变，第三中间节点和第四中间节点分别电容性地耦合以接收第二时钟信号的相反相位，第二时钟信号的电压在地电压和第二电压电平之间改变，第二电压电平大于第一电压电平；第一cmos驱动器电路，具有耦合至第一中间节点的输入、耦合以接收电平移位电压的第一源极端子、第二源极端子以及被配置为生成从第一时钟信号进行电平移位的第三时钟信号的一个相位的输出；以及第二cmos驱动器电路，具有耦合至第二中间节点的输入、耦合以接收电平移位电压的第一源极端子、第二源极端子以及被配置为生成从第一时钟信号进行电平移位的第三时钟信号的另一相位的输出。

2、在一个实施例中，一种电路包括：电压倍增器电路，具有被配置为接收第一电压的输入电压节点和被配置为生成从第一电压倍增的第二电压的输出电压节点，并且包括第一中间节点和第二中间节点、以及第三中间节点和第四中间节点，第一中间节点和第二中间节点分别电容性地耦合以接收第一时钟信号的相反相位，第一时钟信号的电压在地电压和第一电压电平之间改变，第三中间节点和第四中间节点，分别电容性地耦合以接收第二时钟信号的相反相位，第二时钟信号的电压在地电压和第二电压电平之间改变，第二电压电平大于第一电压电平；第一cmos驱动器电路，具有耦合至参考电压的输入、耦合至第一中间节点或第三中间节点中的一个的第一源极端子、耦合以接收第一时钟信号的相位的第二源极端子以及被配置为生成从第一时钟信号进行电平移位的第三时钟信号的一个相位的输出；以及第二cmos驱动器电路，具有耦合至参考电压的输入、耦合至第二中间节点或第四中间节点中的一个的第一源极端子、耦合以接收第一时钟信号的另一相位的第二源极端子以及被配置为生成从第一时钟信号进行电平移位的第三时钟信号的另一相位的输出。

3、在一个实施例中，一种电路包括：电压倍增器电路，具有被配置为接收第一电压的输入电压节点和被配置为生成从第一电压倍增的第二电压的输出电压节点，并且包括第一中间节点和第二中间节点、以及第三中间节点和第四中间节点，第一中间节点和第二中间节点分别电容性地耦合以接收第一时钟信号的相反相位，第一时钟信号的电压在地电压和第一电压电平之间改变，第三中间节点和第四中间节点分别电容性地耦合以接收第二时钟信号的相反相位，第二时钟信号的电压在地电压和第二电压电平之间改变，第二电压电平大于第一电压电平；第一cmos驱动器电路，具有耦合至第三中间节点的输入、耦合以接收电平移位电压的第一源极端子、第二源极端子以及被配置为生成从第一时钟信号进行电平移位的第三时钟信号的一个相位的输出；以及第二cmos驱动器电路，具有耦合至第四中间节点的输入、耦合以接收电平移位电压的第一源极端子、第二源极端子以及被配置为生成从第一时钟信号进行电平移位的第三时钟信号的另一相位的输出。

技术特征：

1.一种电路，包括：

2.根据权利要求1所述的电路，其中所述第一内部节点和第二内部节点被电容性地耦合以分别接收所述第一时钟信号的相反相位。

3.根据权利要求1所述的电路：

4.根据权利要求3所述的电路，其中所述第一cmos驱动器电路和所述第二cmos驱动器电路的pmos晶体管的源极节点被配置为接收正电压，并且所述第一cmos驱动器电路和所述第二cmos驱动器电路的nmos晶体管的源极节点被配置为接收所述第一时钟信号的相反相位。

5.根据权利要求3所述的电路，其中所述第一cmos驱动器电路和所述第二cmos驱动器电路的pmos晶体管的源极节点被配置为接收所述第一时钟信号的相反相位，并且所述第一cmos驱动器电路和所述第二cmos驱动器电路的nmos晶体管的源极节点被配置为接收负电压。

6.根据权利要求3所述的电路，其中所述第一cmos驱动器电路和所述第二cmos驱动器电路的pmos晶体管的源极节点被配置为接收地电压，并且所述第一cmos驱动器电路和所述第二cmos驱动器电路的nmos晶体管的源极节点被配置为接收负电源电压。

7.根据权利要求1所述的电路：

8.根据权利要求7所述的电路：

9.根据权利要求7所述的电路，其中电源电压被施加到所述第一cmos驱动器电路和第二cmos驱动器电路两者的pmos晶体管和nmos晶体管的公共栅极节点。

10.根据权利要求7所述的电路，其中接地电压被施加到所述第一cmos驱动器电路和第二cmos驱动器电路两者的pmos晶体管和nmos晶体管的公共栅极节点。

11.根据权利要求1所述的电路，其中所述电压倍增器电路包括以交叉耦合配置连接的第一晶体管和第二晶体管，其中所述第一晶体管被耦合在第一节点与所述第一内部节点之间，并且其中所述第二晶体管被耦合在所述第一节点与所述第二内部节点之间。

12.根据权利要求11所述的电路，其中所述第一节点是所述输入电压节点或输出电压节点中的一个。

13.根据权利要求11所述的电路，其中所述电压倍增器电路还包括以交叉耦合配置连接的第三晶体管和第四晶体管，其中所述第三晶体管被耦合在所述第一内部节点和第三内部节点之间，并且其中所述第四晶体管被耦合在所述第二内部节点和第四内部节点之间。

14.根据权利要求13所述的电路，其中所述电压倍增器电路还包括：

15.根据权利要求14所述的电路，其中所述第二节点是所述输入电压节点或输出电压节点中的一个。

16.根据权利要求13所述的电路：

17.一种电路，包括：

18.根据权利要求17所述的电路，其中所述第一内部节点和第二内部节点被电容性地耦合以分别接收所述第二时钟信号的相反相位。

19.根据权利要求17所述的电路：

20.根据权利要求19所述的电路，其中所述第一cmos驱动器电路和所述第二cmos驱动器电路的pmos晶体管的源极节点被配置为接收正电压，并且所述第一cmos驱动器电路和所述第二cmos驱动器电路的nmos晶体管的源极节点被配置为接收所述第二时钟信号的相反相位。

21.根据权利要求19所述的电路，其中所述第一cmos驱动器电路和所述第二cmos驱动器电路的pmos晶体管的源极节点被配置为接收正电压，并且所述第一cmos驱动器电路和所述第二cmos驱动器电路的nmos晶体管的源极节点被配置为接收负电压。

22.根据权利要求17所述的电路：

23.根据权利要求22所述的电路：

24.根据权利要求22所述的电路，其中电源电压被施加到所述第一cmos驱动器电路和第二cmos驱动器电路两者的pmos晶体管和nmos晶体管的公共栅极节点。

25.根据权利要求17所述的电路，其中所述电压倍增器电路包括以交叉耦合配置连接的第一晶体管和第二晶体管，其中所述第一晶体管被耦合在第一节点与第三内部节点之间，并且其中所述第二晶体管被耦合在所述第一节点和第四内部节点之间。

26.根据权利要求25所述的电路，其中所述第一节点是所述输入电压节点或输出电压节点中的一个。

27.根据权利要求25所述的电路，其中所述电压倍增器电路还包括以交叉耦合配置连接的第三晶体管和第四晶体管，其中所述第三晶体管被耦合在所述第三内部节点与所述第一内部节点之间，并且其中所述第四晶体管被耦合在所述第四内部节点和所述第二内部节点之间。

28.根据权利要求27所述的电路，其中所述电压倍增器电路还包括：

29.根据权利要求28所述的电路，其中所述第二节点是所述输入电压节点或输出电压节点中的一个。

30.根据权利要求25所述的电路：

技术总结
本公开涉及使用电压倍增器电平移位时钟信号的电路。例如，一种电压倍增器电路，响应于接收到的时钟信号进行操作以对输入电压执行电压倍增操作以生成输出电压。电压倍增器电路包括一对中间节点，它们电容性地耦合以分别接收时钟信号的相反相位。第一CMOS驱动器电路耦合至一个中间节点并且具有被配置为生成电平移位输出时钟信号的一个相位的输出。第二CMOS驱动器电路耦合至另一中间节点并具有被配置为生成电平移位输出时钟信号的另一相位。

技术研发人员：V·拉纳
受保护的技术使用者：意法半导体国际有限公司
技术研发日：
技术公布日：2024/1/16