一种宽带高速数模混合信号处理SiP模块及其实现方法与流程

本发明涉及电子，更为具体的，涉及一种宽带高速数模混合信号处理sip模块及其实现方法。

背景技术：

1、随着电子技术的快速发展，高精度、高集成度、高速以及超宽带成为了现代数模混合信号处理的发展趋势。这对处理器与转换器以及两者间的接口提出了很大的挑战。为实现高速、超宽带的数模转换，需要庞大的数据量以及快速的数据传输速率。jesd204b高速串行协议，已发展为目前主流宽带高速信号处理器件的接口标准。

2、传统意义上的宽带高速数模信号处理系统主要基于高速adc、高速dac、fpga、flash以及阻容等器件，以fr4电路板为载体，通过级联的方式构建信号处理电路板。通过手工或回流焊的方式将电子元器件焊接在fr4电路板上。这种电路板和实现方法简单，实现成本低，但是整体结构体积大、集成度低、实用环境单一，已经不能满足系统小型化和模块化的发展需求。

3、鉴于背景中现状，本发明的发明人进行了持续性的创造性思索后发现：摩尔定律的失效衍生了sip（system in a package，系统级封装）技术，其已经成为微系统类集成的重要途径之一。基于系统级封装技术，可将所有元器件集成到同一个封装体内，达到系统的高度集成、微小型化、低功耗、高可靠性和高效率的目的。在此基础上，本发明的发明人进一步检索了相关现有技术后发现如下技术问题：

4、公开号为cn115700919a的中国专利申请公开了一种sip封装模块及其封装方法，目的是解决现有的分立系统方案占用体积大、成本高、可靠性低以及单片系统驱动功率小的问题，该sip封装模块包括mcu基岛以及多个mosfet基岛，mcu基岛与多个mosfet基岛隔离，mcu基岛上设置有mcu晶片，mosfet基岛上设置有多个mosfet晶片，mcu基岛和多个mosfet基岛周围设置有多个引脚，mcu晶片与mosfet晶片、mosfet晶片与引脚、mcu晶片与引脚之间均通过引线连接。该申请方案中使用的器件都以键合的方式焊接在塑封基板上，无混合工艺方法，且最终的封装形式为qfn，因此上述现有方案适用于mcu分立系统，其采用的方法不适用于宽带高速数模混合信号处理系统的sip模块设计和集成。

5、公开号cn219370343u的中国专利公开了一种双核异构sip模块及其封装结构。该方案中模块由fpga裸芯、基于arm cortex-m4的mcu裸芯、flash裸芯、电平转换功能裸芯(16t245)、rs422收发器裸芯(3490)、若干阻容器件组成，实现了嵌入式板卡的小型化和高集成化。该专利方案中使用的器件都以键合的方法焊接在塑封基板上，无混合工艺，因此仅适用于嵌入式板卡系统，不适用于宽带高速数模混合信号处理系统的sip模块设计和集成。

6、由此可见，针对sip模块内既包含键合芯片，又有倒装芯片时，工艺难度大，现有技术未见有解决方案。

技术实现思路

1、本发明的目的在于克服现有技术的不足，提供一种宽带高速数模混合信号处理sip模块及其实现方法，解决了现有宽带高速数字信号处理系统整体结构大、使用环境单一，无法满足系统小型化和模块化的问题，降低了塑封基板的工艺实现难度，缩短了加工周期，提升了生产良率，便于工程上大范围推广使用。

2、本发明的目的是通过以下方案实现的：

3、一种宽带高速数模混合信号处理sip模块，包括：塑封基板、flash rdl微组件、fpga裸芯、阻容、dac裸芯和adc成品芯片，所述flash rdl微组件包括flash裸芯；flash裸芯基于再布线层将flash的焊盘引出至再布线层的背面，再由bga焊盘扇出；通过平铺架构将flash rdl微组件、fpga裸芯、dac裸芯以倒装焊的方式焊接在塑封基板的正面上；阻容和adc成品芯片以表贴的方式焊接在塑封基板的正面上，通过bga焊球将塑封基板背面的bga焊盘扇出。

4、进一步地，所述flash rdl微组件设计为2p2m结构，所述2p2m结构包括flash rdl微组件p1层、flash rdl微组件m1层、flash rdl微组件p2层、flash rdl微组件m2层和flashrdl微组件凸点，flash裸芯的管脚经由flash rdl微组件p1层、flash rdl微组件m1层、flash rdl微组件p2层、flash rdl微组件m2层扇出，在flash rdl微组件m2层上安放flashrdl微组件凸点。

5、进一步地，还包括锡膏，使用锡膏将flash rdl微组件、fpga裸芯、dac裸芯以倒装焊的方式安装在塑封基板的正面。

6、进一步地，还包括导热胶和金属盖板，adc成品芯片与金属盖板间填充导热胶，使用金属盖板完成电路的合封。

7、进一步地，还包括模块1脚标识，金属盖板的正面打印模块1脚标识。

8、一种宽带高速数模混合信号处理sip模块的实现方法，基于如上所述的宽带高速数模混合信号处理sip模块，包括步骤：

9、步骤1），制备flash rdl微组件，并完成器件安装：采用2p2m结构基于再布线层制作flash rdl微组件p1层、flash rdl微组件m1层、flash rdl微组件p2层和flash rdl微组件m2层，将flash裸芯由键合工艺转变为倒装焊工艺，利用flash rdl微组件凸点将管脚扇出；采用塑封基板作为布线层，用于承载adc成品芯片、fpga裸芯、dac裸芯、flash rdl微组件和阻容；

10、步骤2），将阻容与adc成品芯片焊接在塑封基板的正面，通过倒装焊接工艺将fpga裸芯、dac裸芯和flash rdl微组件倒装焊在塑料基板的正面。

11、步骤3），导热胶填充：金属盖板与adc成品芯片间填充导热胶；

12、步骤4），电路合封：采用金属盖板与塑封基板组成封装体设计；

13、步骤5），模块1脚打标：在金属盖板的正面打印模块1脚标识。

14、步骤6），完成植球：塑封基板的背面进行bga焊球的植球操作。

15、进一步地，在步骤1）中，利用flash rdl微组件凸点将管脚扇出后，最终封装形式为pbga80。

16、进一步地，在步骤1）中，所述采用塑封基板作为布线层具体采用10层塑封基板作为布线层。

17、进一步地，在步骤2）中，所述将阻容与adc成品芯片焊接在塑封基板的正面具体通过smt工艺，使用锡膏将阻容与adc成品芯片焊接在塑封基板的正面。

18、进一步地，在步骤6）中，植球操作完成后，最终封装形式为pbga1927。

19、本发明的有益效果包括：

20、本发明基于微系统级封装技术，通过在同一封装内集成四颗高速adc、2颗dac、fpga以及flash rdl微组件以此实现高速信号处理功能，解决现有宽带高速数字信号处理系统整体结构大、使用环境单一，无法满足系统小型化和模块化的问题。尺寸由传统的3uvpx模块面积160*100*24 mm3降低至45*45*3.72 mm3，体积节约90%以上。

21、由于塑封基板同时承载键合、倒装焊等多种芯片，工艺实现难度大，加工周期长，生产良率低，工程上很难大范围推广使用。本发明采用基于2p2m再布线层方法将键合芯片转变为倒装芯片，实现了同一塑封体内同时容纳倒装芯片与键合芯片的功能，降低了塑封基板的工艺实现难度，缩短了加工周期，提升了生产良率，便于工程上大范围推广使用。