时钟同步电路和电源管理芯片的制作方法

本申请涉及电子电路，并且更具体地，涉及一种时钟同步电路和电源管理芯片。

背景技术：

1、目前，电路中通常都设置有内部时钟信号和外部时钟信号，以对电路中的开关频率或其他器件进行控制。然而，内部时钟信号存在一定的抖动，导致无法准确地控制开关频率或其他器件。

2、相关技术中，通常使用锁相环(phase lock loop，pll)以对时钟输出信号和内部时钟输入信号进行同步，以避免内部时钟信号存在抖动的问题。相关技术中的锁相环通常包括鉴频鉴相器、电荷泵、补偿电路、时钟选择电路、跨导放大器、振荡器和分频器等，结构复杂，且，补偿电路中补偿电容的尺寸较大，不易于集成。

技术实现思路

1、为解决上述问题，本申请提供了一种时钟同步电路和电源管理芯片，本申请提供的时钟同步电路结构简单，且实现了外部时钟信号和内部时钟信号之间的灵活切换。

2、第一方面，本申请提供一种时钟同步电路，包括外部时钟检测模块、时钟同步模块以及时钟选择模块；外部时钟检测模块用于输出外部时钟信号；时钟同步模块，第一输入端与外部时钟检测模块的第一输出端连接，用于接入外部时钟信号，第二输入端用于接入内部时钟信号，时钟同步模块用于根据外部时钟信号和内部时钟信号的相位生成检测信号；时钟选择模块，第一输入端与外部时钟检测模块的第一输出端连接，第二输入端用于接入内部时钟信号，第三输入端与时钟同步模块的输出端连接，用于接入检测信号，时钟选择模块用于在检测信号表征为外部时钟信号和内部时钟信号的相位不同步时，输出内部时钟信号；时钟选择模块用于在检测信号表征为外部时钟信号和内部时钟信号的相位同步时，输出外部时钟信号。

3、基于本申请实施例提供的时钟同步电路可以通过时钟同步模块实现内部时钟信号和外部时钟信号的相位锁定和同步，且，结构简单，易于集成、成本较低。且，本申请中的时钟同步电路未设置有补偿电路，如此，时钟同步电路的工作频率不受限制。

4、在一种可能的设计方式中，时钟同步模块包括第一触发器、第二触发器、第一逻辑单元、第二逻辑单元、与门以及第三触发器；第一触发器，时钟端用于接入内部时钟信号，数据输入端用于接入高电平信号；第二触发器，时钟端用于接入外部时钟信号，数据输入端用于接入高电平信号；第一逻辑单元，输入端用于接入外部时钟信号，输出端与第一触发器的复位端连接；第二逻辑单元，输入端用于接入内部时钟信号，输出端与第二触发器的复位端连接；与门，第一输入端与第一触发器的输出端连接，第二输入端与第二触发器的输出端连接；第三触发器，时钟端与与门的输出端连接，数据输入端用于接入高电平信号，复位端用于接入使能信号，使能信号为低电平，输出端与时钟选择模块的第三输入端连接，第三触发器用于输出检测信号；当与门输出第一输出信号时，第三触器输出的检测信号表征为外部时钟信号和内部时钟信号的相位不同步；当与门输出第二输出信号时，第三触器输出的检测信号表征为外部时钟信号和所述内部时钟信号的相位同步。

5、基于上述可选方式，通过第一逻辑单元和第二逻辑单元分别根据外部时钟信号和内部时钟信号以对应将第一触发器和第二触发器复位，以避免只有内部时钟信号，而无外部时钟信号；或者是，只有外部时钟信号，而无内部时钟信号，导致第一触发器和第二触发器输出的信号异常，从而影响到时钟同步模块的检测和同步的精准性的问题。如此，通过设置第一逻辑单元和第二逻辑单元以将第一触发器和第二触发器复位，保证了时钟同步模块的检测精准性和同步精准性。

6、在一种可能的设计方式中，第一逻辑单元包括第一反相器以及第一或门；第一反相器，输入端用于接入外部时钟信号；第一或门，第一输入端与第一反相器的输出端连接，第二输入端用于接入使能信号，使能信号为低电平，输出端与第一触发器的复位端连接。

7、在一种可能的设计方式中，第二逻辑单元还包括第二反相器以及第二或门；第二反相器，输入端用于接入内部时钟信号；第二或门，第一输入端与第二反相器的输出端连接，第二输入端用于接入使能信号，使能信号为低电平，输出端与第二触发器的复位端连接。

8、在一种可能的设计方式中，时钟同步模块还包括第一延时单元以及第二延时单元；第一延时单元，输入端接入内部时钟信号，输出端与第一触发器的时钟端连接；第二延时单元，输入端与外部时钟检测模块的第一输出端连接，用于接入外部时钟信号，输出端与第二触发器的时钟端连接。

9、在一种可能的设计方式中，时钟同步模块还包括第三反相器以及第四反相器；第三反相器，输入端与第三触发器的输出端连接；第四反相器，输入端与第三反相器的输出端连接，输出端与时钟选择模块的第三输入端连接。

10、基于上述可选方式，通过第三反相器和第四反相器可以提高输出的检测信号的驱动能力，以提高时钟选择模块所接收到的检测信号的精准性，以进一步提高时钟选择模块输出的时钟信号的可靠性。

11、在一种可能的设计方式中，时钟同步电路还包括内部时钟产生模块，输入端接入电源电压，输出端与时钟同步模块的第二输入端连接，用于生成内部时钟信号。

12、在一种可能的设计方式中，内部时钟产生模块包括运算放大器、第一开关单元、电流镜、比较器、第二开关单元、电容以及电阻；电流镜的输入端接入电源电压，电流镜的第一输出端与第一开关单元的第一端连接，第一开关单元的第二端分别与运算放大器的反相输入端以及电阻的一端连接，第一开关单元的受控端与运算放大器的输出端连接，运算放大器的同相输入端用于接入第一参考电压，电流镜的第二输出端分别与比较器的同相输入端、第二开关单元的第一端以及电容的第一极板连接，比较器的反相输入端用于接入第二参考电压，比较器的输出端与第二开关单元的受控端以及时钟同步模块的第二输入端连接，电容的第二极板、第二开关的第二端以及电阻的另一端接地。

13、在一种可能的设计方式中，内部时钟产生模块还包括缓冲器，输入端与比较器的输出端连接，输出端与时钟同步模块的第二输入端连接。

14、第二方面，本申请提供一种电源管理芯片，包括第一方面任一可选方式所述的时钟同步电路。

技术特征：

1.一种时钟同步电路，其特征在于，所述时钟同步电路包括：

2.根据权利要求1所述的时钟同步电路，其特征在于，所述时钟同步模块包括：

3.根据权利要求2所述的时钟同步电路，其特征在于，所述第一逻辑单元包括：

4.根据权利要求2所述的时钟同步电路，其特征在于，所述第二逻辑单元还包括：

5.根据权利要求2所述的时钟同步电路，其特征在于，所述时钟同步模块还包括：

6.根据权利要求2-5任一项所述的时钟同步电路，其特征在于，所述时钟同步模块还包括：

7.根据权利要求6所述的时钟同步电路，其特征在于，所述时钟同步电路还包括：

8.根据权利要求7所述的时钟同步电路，其特征在于，所述内部时钟产生模块包括运算放大器、第一开关单元、电流镜、比较器、第二开关单元、电容以及电阻；

9.根据权利要求8所述的时钟同步电路，其特征在于，所述内部时钟产生模块还包括：

10.一种电源管理芯片，其特征在于，包括如权利要求1-9任一项所述的时钟同步电路。

技术总结
本申请提供了一种时钟同步电路和电源管理芯片，时钟同步电路包括外部时钟检测模块、时钟同步模块和时钟选择模块；外部时钟检测模块输出外部时钟信号；时钟同步模块第一输入端与外部时钟检测模块的第一输出端连接，接入外部时钟信号，第二输入端接入内部时钟信号，时钟同步模块根据外部时钟信号和内部时钟信号的相位生成检测信号；时钟选择模块在检测信号表征为外部时钟信号和内部时钟信号的相位不同步时，输出内部时钟信号；时钟选择模块在检测信号表征为外部时钟信号和内部时钟信号的相位同步时，输出外部时钟信号。时钟同步电路结构简单，且实现了外部时钟信号和内部时钟信号之间的灵活切换。

技术研发人员：赵磊
受保护的技术使用者：厦门英麦科芯集成科技有限公司
技术研发日：
技术公布日：2024/3/17