一种低功耗的delta-sigma调制器电路

本发明涉及调制器电路领域，尤其涉及一种低功耗的delta-sigma调制器电路。

背景技术：

1、delta-sigma调制器是delta-sigma型模数转换器(adc)的重要组成部分，因其采用了过采样和噪声整形技术而具有更高的信噪比，可以在较低的频段上获取很高的精度，被广泛应用于高保真音频通信、视频处理等各类电子产品中。

2、目前，基于电容开关技术的delta-sigma调制器电路通过采用比例电容减小pvt效应，保证电路性能，该电路的主要耗能和总电路面积受限于每一级积分的运算放大器电路。采用基于动态反相放大器的积分器，可以大大降低调制器电路的功耗，但第一级积分器通常需要采用较大的采样电容来降低噪声，而电容作为运算放大器的负载会限制运算放大器的运行能力，换句话说较大的电容需要性能较高的运算放大器去实现delta-sigma调制器的正常工作，而动态反相放大器因其增益限制，无法满足高精度调制器对第一级积分器运放性能的要求。综上，目前还没有一种delta-sigma调制器电路能够在降低整体功耗的同时减少总电路面积。

技术实现思路

1、有鉴于此，为了解决delta-sigma调制器电路中无法在保证delta-sigma调制器实现高精度性能的基础上降低调制器的整体功耗，同时减小整体电路面积的问题，本发明提出一种低功耗的delta-sigma调制器电路，所述delta-sigma调制器电路包括第一级积分器、第二级积分器、第三级积分器、加法电路和比较器，其中：

2、所述第一级积分器包括连续输出共模控制运算放大器，spdt结构的开关电路s1和s2，普通开关管s3～s12，采样电容c1～c4；

3、s1的第一端和s2的第一端分别与差分输入信号连接；

4、s1的第二端、s7的第一端和c1的第一端相连，s3的第一端、s4的第一端和s7的第二端相连，c1的第二端、s9的第一端和s11的第一端相连，s11的第二端、c3的第一端和连续输出共模控制运算放大器的正输入端相连；

5、s2的第二端、s8的第一端和c2的第一端相连，s5的第一端、s6的第一端和s8的第二端相连，c2的第二端、s10的第一端和s12的第一端相连，s12的第二端、c4的第一端和连续输出共模控制运算放大器的负输入端相连。

6、在一些实施例中，所述第二级积分器包括第一动态反向放大器，普通开关管s13～s20，采样电容c5～c8，其中：

7、s13的第一端、连续输出共模控制运算放大器的第三端和c3的第二端相连，s13的第二端、s15的第一端和c5的第一端相连，c5的第二端、s17的第一端、s19的第一端和第一动态反向放大器的正输入端相连，s19的第二端与c7的第一端相连；

8、s14的第一端、连续输出共模控制运算放大器的第四端和c4的第二端相连，s14的第二端、s16的第一端和c6的第一端相连，c6的第二端、s18的第一端、s20的第一端和第一动态反向放大器的负输入端相连，s20的第二端与c8的第一端相连。

9、在一些实施例中，所述第三级积分器包括第二动态反向放大器，普通开关管s21～s28、s43～s46，采样电容c9～c12，其中：

10、s21的第一端、第一动态反向放大器的第三端和c7的第二端相连，s21的第二端、s23的第一端和c9的第一端相连，c9的第二端、s25的第一端、s27的第一端和第二动态反向放大器的正输入端相连，s27的第二端和c11的第一端相连，s43的第一端与s1的第一端相连，s43的第二端与s44的第一端相连；

11、s22的第一端、第一动态反向放大器的第四端和c8的第二端相连，s22的第二端、s24的第一端和c10的第一端相连，c10的第二端、s26的第一端、s28的第一端和第二动态反向放大器的负输入端相连，s28的第二端和c12的第一端相连，s45的第一端与s2的第一端相连，s45的第二端与s46的第一端相连。

12、在一些实施例中，所述加法电路包括普通开关管s29～s42，电容c13～c20，其中：

13、s29的第一端、第二动态反向放大器的第三端和c11的第二端相连，s29的第二端、s31的第一端和c13的第一端相连，c13的第二端、s33的第一端、c17的第二端、c16的第二端、c20的第二端和比较器的负输入端相连；

14、s30的第一端、第二动态反向放大器的第四端和c12的第二端相连，s30的第二端、s32的第一端和c14的第一端相连，c14的第二端、s34的第一端、c18的第二端、c15的第二端、c19的第二端和比较器的正输入端相连；

15、c19的第一端与s44的第一端相连，c17的第一端、s40的第一端和s39的第二端相连，s39的第一端和c3的第二端相连，c15的第一端、s36的第一端和s35的第二端相连，s35的第一端和c7的第二端相连；

16、c20的第一端与s46的第一端相连，c18的第一端、s42的第一端和s41的第二端相连，s41的第一端和c4的第二端相连，c16的第一端、s38的第一端和s37的第二端相连，s37的第一端和c8的第二端相连。

17、在一些实施例中，所述spdt结构的开关电路包括晶体管m0～m9，其中：

18、m0的漏极、m4的源极、m5的漏极和m2的衬底相连，m1的漏极、m6的源极、m7的漏极和m3的衬底相连，m2的源极、m5的源极、m7的源极和m3的漏极相连，m2的漏极、m4的漏极、m6的漏极和m3的源极相连，m4的栅极和m6的栅极相连，m5的栅极和m7的栅极相连，m2的栅极、m8的栅极和m9的栅极相连，m3的栅极、m8的漏极和m9的漏极相连。

19、在一些实施例中，电路中的信号包括：

20、差分输入信号为vip和vin，反馈参考信号vrefp和vrefn，共模信号vcm，时钟信号clkt1、clkt1d、clkt2和clkt2d；

21、动态反相放大器器内部控制信号clkt1rst、clkt1az、clkt2rst和clkt2az；

22、比较器时钟信号clke；

23、反馈时钟信号clk_fb1和clk_fb2；

24、vip与s1的第一端连接，vin与s2的第一端连接；

25、vrefp、s4的第二端和s6的第二端相连；

26、vrefn、s3的第二端和s5的第二端相连；

27、vcm、s9的第二端、s10的第二端、s15的第二端、s16的第二端、s17的第二端、s18的第二端、s23的第二端、s24的第二端、s25的第二端、s26的第二端、s44的第二端、s46的第二端、s31的第二端、s32的第二端、s33的第二端、s34的第二端、s36的第二端、s38的第二端、s40的第二端和s42的第二端相连；

28、s9、s10、s19、s20、s25、s26由clkt1控制；

29、s1、s2、s15、s16、s21、s22、s43、s45、s35、s37、s40、s42由clkt1d控制；

30、s11、s12、s17、s18、s27、s28由clkt2控制；

31、s7、s8、s13、s14、s23、s24、s44、s46、s29、s30、s31、s32、s33、s34、s36、s38、s39、s41由clkt2d控制；

32、s3、s6由clk_fb1控制；

33、s4、s5由clk_fb2控制。

34、在一些实施例中，还包括：

35、当clkt1、clkt1d为高且clkt2、clkt2d为低时，第一、三级积分器为采样阶段，第二级积分器为积分阶段；

36、当clkt2、clkt2d为高且clkt1、clkt1d为低时，第一、三级积分器为积分阶段，而第二级积分器为采样阶段。

37、基于上述方案，本发明提供了一种低功耗的delta-sigma调制器，采用基于两级共源结构放大器的第一级积分器以及基于动态反相放大器的第二、三级积分器，在保证delta-sigma调制器实现高精度性能的基础上降低调制器的整体功耗，同时减小整体电路面积；进一步，在部分结构中采用spdt开关，可以提高开关的线性从而减少谐波分量。