一种基于忆阻器的逻辑电路、输出方法及电子设备与流程

本发明涉及微电子器件，特别是涉及一种基于忆阻器的逻辑电路、输出方法及电子设备。

背景技术：

1、随着微电子技术的发展，为延续摩尔定律，采用较小尺寸的元器件代替常规的晶体管解决摩尔定律的瓶颈。

2、忆阻器具有电压-电流滞回特性，可以在模拟计算模式下实现高效计算的能力。会与逻辑运算结合起来实现存算一体架构。当前的忆阻器的逻辑电路仅实现单个逻辑功能，若将实现多个逻辑功能，则需要将各对应的逻辑电路拼凑结合，导致主板上的逻辑电路的元器件较多，占用主板的面积较大。

3、因此，如何在实现多功能的逻辑电路的情况下减少元器件，从而缩小占用主板的面积是本领域技术人员亟需要解决的。

技术实现思路

1、本发明的目的是提供一种基于忆阻器的逻辑电路、输出方法及电子设备，以解决当前的忆阻器逻辑电路仅实现单个逻辑功能，若将实现多个逻辑功能，则需要将各对应的逻辑电路拼凑结合，导致主板上的逻辑电路的元器件较多，占用主板的面积较大的技术问题。

2、为解决上述技术问题，本发明提供一种基于忆阻器的逻辑电路，基于忆阻器的逻辑电路包括第一忆阻器单元、第二忆阻器单元、电压源控制晶体管和非门逻辑电路，所述第一忆阻器单元和所述第二忆阻器单元内的忆阻器数量为多个；

3、所述第一忆阻器单元内的各忆阻器的负端对称连接第一逻辑电平端和第二逻辑电平端；所述第一忆阻器单元内的各所述忆阻器的正端均连接所述电压源控制晶体管的第一端；所述第二忆阻器单元内的各忆阻器的正端对称连接所述第一逻辑电平端和所述第二逻辑电平端；所述第二忆阻器单元内的各所述忆阻器的负端均连接所述电压源控制晶体管的第二端；

4、所述电压源控制晶体管的第三端连接所述非门逻辑电路，所述电压源控制晶体管的控制端用于结合所述第一逻辑电平端输出的电平和所述第二逻辑电平端输出的电平实现多个逻辑功能，其中，所述电压源控制晶体管的第三端作为与逻辑输出端和或逻辑输出端，所述非门逻辑电路的输出端作为与非逻辑输出端和或非逻辑输出端。

5、一方面，所述第一忆阻器单元包括第一忆阻器和第二忆阻器；

6、所述第一忆阻器的负端连接所述第一逻辑电平端；

7、所述第二忆阻器的负端连接所述第二逻辑电平端；

8、所述第一忆阻器的正端和所述第二忆阻器的正端均连接所述电压源控制晶体管的第一端。

9、另一方面，所述第二忆阻器单元包括第三忆阻器和第四忆阻器；

10、所述第三忆阻器的正端连接所述第一逻辑电平端；

11、所述第四忆阻器的正端连接所述第二逻辑电平端；

12、所述第三忆阻器的负端和所述第四忆阻器的负端均连接所述电压源控制晶体管的第二端。

13、另一方面，所述电压源控制晶体管为互补型场效应管。

14、另一方面，所述互补型场效应管包括第一场效应管和第二场效应管，其中，所述第一场效应管和所述第二场效应管的沟道型号不同；

15、所述第一场效应管的漏极作为所述电压源控制晶体管的第二端；

16、所述第一场效应管的源极和所述第二场效应管的源极作为所述电压源控制晶体管的第三端；

17、所述第二场效应管的漏极作为所述电压源控制晶体管的第一端；

18、所述第一场效应管的栅极和所述第二场效应管的栅极作为所述电压源控制晶体管的控制端。

19、另一方面，所述非门逻辑电路包括第三场效应管和第一电阻，其中，所述第三场效应管和所述第一场效应管的沟道型号相同；

20、所述第三场效应管的栅极连接所述第一场效应管的源极和所述第二场效应管的源极，且作为所述与逻辑输出端和所述或逻辑输出端；

21、所述第三场效应管的漏极接地；

22、所述第三场效应管的源极连接所述第一电阻的第一端，且作为所述与非逻辑输出端和所述或非逻辑输出端；

23、所述第一电阻的第二端连接电源。

24、为解决上述技术问题，本发明还提供一种基于忆阻器的逻辑电路的输出方法，应用于上述所述的基于忆阻器的逻辑电路，所述输出方法包括：

25、在第一逻辑电平为高电平、第二逻辑电平为低电平且控制端为低电平时，实现输出第一模式，其中，所述第一模式为与逻辑输出端为低电平，与非逻辑输出端为高电平；

26、在所述第一逻辑电平为高电平、所述第二逻辑电平为低电平且所述控制端为高电平时，实现输出第二模式，其中，所述第二模式为或逻辑输出端为高电平，或非逻辑输出端为低电平；

27、在所述第一逻辑电平和所述第二逻辑电平均为高电平且所述控制端为低电平时，实现输出第三模式，其中，所述第三模式为所述与逻辑输出端为高电平，所述与非逻辑输出端为低电平；

28、在所述第一逻辑电平和所述第二逻辑电平均为高电平且所述控制端为高电平时，实现输出第四模式，其中，所述第四模式为所述或逻辑输出端为高电平，所述或非逻辑输出端为低电平；

29、在所述第一逻辑电平和所述第二逻辑电平均为低电平且所述控制端为低电平时，实现输出第五模式，其中，所述第五模式为所述与逻辑输出端为低电平，所述与非逻辑输出端为高电平；

30、在所述第一逻辑电平和所述第二逻辑电平均为低电平且所述控制端为高电平时，实现输出第六模式，其中，所述第六模式为所述或逻辑输出端为低电平，所述或非逻辑输出端为高电平；

31、在所述第一逻辑电平为低电平、所述第二逻辑电平为高电平且所述控制端为低电平时，实现输出第七模式，其中，所述第七模式为所述与逻辑输出端为低电平，所述与非逻辑输出端为高电平；

32、在所述第一逻辑电平为低电平、所述第二逻辑电平为高电平且所述控制端为高电平时，实现输出第八模式，其中，所述第八模式为所述或逻辑输出端为高电平，所述或非逻辑输出端为低电平。

33、一方面，所述第一模式的确定过程，包括：

34、在所述第一逻辑电平为高电平、所述第二逻辑电平为低电平时，第一忆阻器和第四忆阻器呈现高阻态，第二忆阻器和第三忆阻器呈现低阻态，则第一忆阻器单元对应的输出端为低电平，第二忆阻器单元对应的输出端为高电平；

35、在控制端为低电平时，第一场效应管截止，第二场效应管导通，确定所述第一忆阻器单元实现与逻辑功能，且所述与逻辑输出端为低电平；

36、在所述与逻辑输出端为低电平时，第三场效应管截止，确定所述与非逻辑输出端为高电平以确定所述第一模式。

37、另一方面，所述第二模式的确定过程，包括：

38、在所述第一逻辑电平为高电平、所述第二逻辑电平为低电平时，第一忆阻器和第四忆阻器呈现高阻态，第二忆阻器和第三忆阻器呈现低阻态，则第一忆阻器单元对应的输出端为低电平，第二忆阻器单元对应的输出端为高电平；

39、在控制端为高电平时，第一场效应管导通，第二场效应管截止，确定所述第二忆阻器单元实现或逻辑功能，且所述或逻辑输出端为高电平；

40、在所述或逻辑输出端为高电平时，第三场效应管导通，确定所述或非逻辑输出端为低电平以确定所述第二模式。

41、另一方面，所述第七模式的确定过程，包括：

42、在所述第一逻辑电平为低电平、所述第二逻辑电平为高电平时，第一忆阻器和第四忆阻器呈现低阻态，第二忆阻器和第三忆阻器呈现高阻态，则第一忆阻器单元对应的输出端为低电平，第二忆阻器单元对应的输出端为高电平；

43、在控制端为低电平时，第一场效应管截止，第二场效应管导通，确定所述第一忆阻器单元实现与逻辑功能，且所述与逻辑输出端为低电平；

44、在所述与逻辑输出端为低电平时，第三场效应管截止，确定所述与非逻辑输出算为高电平以确定所述第七模式。

45、另一方面，所述第八模式的确定过程，包括：

46、在所述第一逻辑电平为低电平、所述第二逻辑电平为高电平时，第一忆阻器和第四忆阻器呈现低阻态，第二忆阻器和第三忆阻器呈现高阻态，则第一忆阻器单元对应的输出端为低电平，第二忆阻器单元对应的输出端为高电平；

47、在控制端为高电平时，第一场效应管导通，第二场效应管截止，确定所述第二忆阻器单元实现或逻辑功能，且所述或逻辑输出端为高电平；

48、在所述或逻辑输出端为高电平时，第三场效应管导通，确定所述或非逻辑输出端为低电平以确定所述第八模式。

49、另一方面，所述第一忆阻器单元对应的输出端的输出电压的确定过程，包括：

50、获取第一逻辑电平端对应的电压与第二逻辑电平端对应的电压；

51、获取所述第一忆阻器单元内的第一忆阻器和第二忆阻器分别对应的第一电阻值和第二电阻值；

52、根据所述第一电阻值和所述第二电阻值进行加和处理得到第三电阻值；

53、将所述第二电阻值与所述第三电阻值进行除法处理得到第一参数；

54、将所述第一电阻值与所述第三电阻值进行除法处理得到第二参数；

55、将所述第一参数与所述第一逻辑电平端的电压进行相乘处理得到第一电压值；

56、将所述第二参数与所述第二逻辑电平端的电压进行相乘处理得到第二电压值；

57、将所述第一电压值和所述第二电压值进行加和处理得到所述第一忆阻器单元对应的输出端的输出电压。

58、另一方面，所述第二忆阻器单元对应的输出端的输出电压的确定过程，包括：

59、获取第一逻辑电平端对应的电压与第二逻辑电平端对应的电压；

60、获取所述第二忆阻器单元内的第三忆阻器和第四忆阻器分别对应的第四电阻值和第五电阻值；

61、根据所述第四电阻值和所述第五电阻值进行加和处理得到第六电阻值；

62、将所述第四电阻值与所述第五电阻值进行除法处理得到第三参数；

63、将所述第四电阻值与所述第六电阻值进行除法处理得到第四参数；

64、将所述第三参数与所述第一逻辑电平端的电压进行相乘处理得到第三电压值；

65、将所述第四参数与所述第二逻辑电平端的电压进行相乘处理得到第四电压值；

66、将所述第三电压值和所述第四电压值进行加和处理得到所述第二忆阻器单元对应的输出端的输出电压。

67、另一方面，所述低阻态对应的逻辑值为0，所述高阻态对应的逻辑值为1。

68、为解决上述技术问题，本发明还提供一种电子设备，包括上述所述的基于忆阻器的逻辑电路。

69、本发明提供的一种基于忆阻器的逻辑电路，第一忆阻器单元和第二忆阻器单元内的忆阻器数量为多个；第一忆阻器单元内的各忆阻器的负端对称连接第一逻辑电平端和第二逻辑电平端；第一忆阻器单元内的各忆阻器的正端均连接电压源控制晶体管的第一端；第二忆阻器单元内的各忆阻器的正端对称连接第一逻辑电平端和第二逻辑电平端；第二忆阻器单元内的各忆阻器的负端均连接电压源控制晶体管的第二端；电压源控制晶体管的第三端连接非门逻辑电路，电压源控制晶体管的控制端用于结合第一逻辑电平端和第二逻辑电平端输出的电平实现多个逻辑功能，其中，电压源控制晶体管的第三端作为与逻辑输出端和或逻辑输出端，非门逻辑电路的输出端作为与非逻辑输出端和或非逻辑输出端。

70、本发明的有益效果在于，通过两个忆阻器单元实现四个逻辑功能，分别是与、或、与非和或非逻辑。充分利用两个忆阻器单元的忆阻器穿插结合，在实现一种逻辑功能的基础上结合非门逻辑电路，可以实现另外其他两种逻辑功能的逻辑电路，使得在原有逻辑电路的元器件不变的基础上，仅需要结合非门逻辑电路，即可实现多个逻辑功能。相比于当前的逻辑功能，若想实现多个逻辑功能，则需要将该逻辑功能对应的逻辑电路全部安装在主板上导致的各逻辑电路内的忆阻器数量增多，本发明在减少元器件数量的同时，也节省主板的面积。

71、其次，本实施例中的第一忆阻器单元和第二忆阻器单元内的忆阻器具体连接关系，利用忆阻器的阻值变化特性，为忆阻器在逻辑电路中的应用提供新的手段；场效应管的设计，可以实现控制端控制vout1端输出的电路逻辑（与逻辑功能和或逻辑功能）；第三场效应管和第一电阻控制vout2输出电路逻辑，输出电压vout2作为输出电压vout1的非逻辑关系；第一忆阻器单元的输出电压和第二忆阻器单元的输出电压的确定过程，可以通过上述确定过程实现“与”逻辑和“或”逻辑。

72、另外，本发明还提供了一种基于忆阻器的逻辑电路的输出方法及电子设备，具有如上述基于忆阻器的逻辑电路相同的有益效果。