集成电路器件的制作方法

文档序号:44201673发布日期:2025-12-30 21:31阅读:10来源:国知局
技术简介:
本发明针对纳米片场效应晶体管在制造过程中因工艺缺陷导致的性能下降问题,提出通过引入具有特殊形状的片状分隔墙和凹陷间隔物结构,优化沟道宽度控制,提升器件稳定性和可靠性。该结构通过分隔墙头部扩大设计增加栅极图案化裕度,同时凹陷间隔物减少有效沟道宽度缩减,从而降低工艺缺陷对性能的影响。
关键词:纳米片场效应晶体管,工艺缺陷优化

本发明构思涉及集成电路器件,并且更具体地,涉及包括场效应晶体管的集成电路器件。


背景技术:

1、近年来,随着集成电路器件的快速小型化,人们不仅期望保证集成电路器件的操作速度,还期望保证其操作的准确性。此外,随着此类集成电路器件的集成度增加并且其尺寸减小,在纳米片场效应晶体管的制造期间出现工艺缺陷的可能性可以也增加。因此,需要开发具有可以消除或降低工艺缺陷的可能性并且提高纳米片场效应晶体管的性能和可靠性的新型结构的集成电路器件。


技术实现思路

1、本发明构思提供了可以在纳米片场效应晶体管中提供增加的稳定性能和改善的可靠性的集成电路器件。

2、本发明构思的目的不限于上述目的,但本领域技术人员将从以下描述中清楚地理解本文中未描述的其他目的。

3、根据本发明构思的一些方面,提供了一种集成电路器件,包括:基底衬底层,包括一对第一鳍型有源区和单个第二鳍型有源区,每个鳍型有源区在第一水平方向上延伸并且在竖直方向上突出,该一对第一鳍型有源区和单个第二鳍型有源区在与第一水平方向相交的第二水平方向上彼此间隔开;第一衬垫图案,在该一对第一鳍型有源区之间沿第二水平方向延伸,并且与该一对第一鳍型有源区的相对侧壁接触;第二衬垫图案,在第二水平方向上延伸,并且与单个第二鳍型有源区的一个侧壁接触;第一片状分隔墙,在第一衬垫图案上,并且包括具有第一宽度的主体以及具有大于第一宽度的第二宽度的头部;第二片状分隔墙,在第二衬垫图案上,并且包括具有第三宽度的主体以及具有大于第三宽度的第四宽度的头部;一对第一纳米片堆叠结构,每个第一纳米片堆叠结构包括多个第一纳米片,该一对第一纳米片堆叠结构分别在该一对第一鳍型有源区上方,并且在第二水平方向上彼此间隔开,第一片状分隔墙介于该一对第一纳米片堆叠结构之间;单个第二纳米片堆叠结构,包括多个第二纳米片,第二纳米片堆叠结构在单个第二鳍型有源区上方;多个凹陷间隔物,在多个第一纳米片和第一片状分隔墙之间、以及在多个第二纳米片和第二片状分隔墙之间;一对第一栅电极,分别围绕一对第一纳米片堆叠结构,第一片状分隔墙介于该一对第一栅电极之间;以及单个第二栅电极,围绕单个第二纳米片堆叠结构。

4、根据本发明构思的一些方面,提供了一种集成电路器件,包括:基底衬底层,包括一对鳍型有源区,每个鳍型有源区在第一水平方向上延伸并且在竖直方向上突出,该一对鳍型有源区在与第一水平方向相交的第二水平方向上彼此间隔开;衬垫图案,在该一对鳍型有源区之间沿第二水平方向延伸,并且与该一对鳍型有源区的相对侧壁接触;片状分隔墙,在衬垫图案上沿第一水平方向延伸,并且包括具有第一宽度的主体以及具有大于第一宽度的第二宽度的头部;一对纳米片堆叠结构,每个纳米片堆叠结构包括多个纳米片,该一对纳米片堆叠结构分别在一对鳍型有源区上方,并且在第二水平方向上彼此间隔开,片状分隔墙介于该一对纳米片堆叠结构之间;多个凹陷间隔物,在多个纳米片和片状分隔墙之间;以及一对栅电极,围绕一对纳米片堆叠结构和多个凹陷间隔物,片状分隔墙介于该一对栅电极之间。

5、根据本发明构思的一些方面,提供了一种集成电路器件,包括:基底衬底层,包括在第一水平方向上延伸并在竖直方向上突出的鳍型有源区;衬垫图案,与鳍型有源区的一个侧壁接触,并且在与第一水平方向相交的第二水平方向上延伸;片状分隔墙,在衬垫图案上沿第一水平方向延伸,并且包括具有第一宽度的主体以及具有大于第一宽度的第二宽度的头部;纳米片堆叠结构,在鳍型有源区上方并且包括多个纳米片;多个凹陷间隔物,在多个纳米片与片状分隔墙的一个侧壁之间;以及第一栅电极和第二栅电极,在第二水平方向上彼此间隔开,片状分隔墙介于第一栅电极和第二栅电极之间,第一栅电极围绕纳米片堆叠结构,而第二栅电极不围绕纳米片堆叠结构。


技术特征:

1.一种集成电路器件,包括:

2.根据权利要求1所述的集成电路器件,其中

3.根据权利要求1所述的集成电路器件,其中

4.根据权利要求3所述的集成电路器件,其中

5.根据权利要求1所述的集成电路器件,其中

6.根据权利要求1所述的集成电路器件,其中,所述一对第一栅电极中的每个第一栅电极的最上表面的竖直高度低于所述第一片状分隔墙的头部的最上表面的竖直高度,并且高于所述第一片状分隔墙的头部的最下表面的竖直高度。

7.根据权利要求6所述的集成电路器件,还包括:栅极封盖层,覆盖所述一对第一栅电极和所述单个第二栅电极,

8.根据权利要求1所述的集成电路器件,其中,所述多个第一纳米片中的每个第一纳米片的竖直厚度和所述多个第二纳米片中的每个第二纳米片的竖直厚度大于所述多个凹陷间隔物中的每个凹陷间隔物的竖直厚度。

9.根据权利要求8所述的集成电路器件,还包括:栅极介电膜,共形地围绕所述多个第一纳米片和所述多个第二纳米片、所述多个凹陷间隔物、以及所述第一片状分隔墙和所述第二片状分隔墙,

10.根据权利要求8所述的集成电路器件,还包括:栅极介电膜,共形地围绕所述多个第一纳米片和所述多个第二纳米片、所述多个凹陷间隔物、以及所述第一片状分隔墙和所述第二片状分隔墙,

11.一种集成电路器件,包括:

12.根据权利要求11所述的集成电路器件,其中

13.根据权利要求12所述的集成电路器件,其中

14.根据权利要求11所述的集成电路器件,还包括:栅极介电膜,共形地围绕所述多个纳米片、所述多个凹陷间隔物和所述片状分隔墙。

15.根据权利要求14所述的集成电路器件,还包括:栅极封盖层,覆盖所述一对栅电极,

16.一种集成电路器件,包括:

17.根据权利要求16所述的集成电路器件,其中

18.根据权利要求17所述的集成电路器件,其中

19.根据权利要求16所述的集成电路器件,还包括:栅极介电膜,共形地围绕所述多个纳米片、所述多个凹陷间隔物和所述片状分隔墙,

20.根据权利要求19所述的集成电路器件,其中


技术总结
一种集成电路器件包括:在纳米片堆叠结构之间的锤形片状分隔墙,从而改善栅电极的图案化裕度,并且防止或减少有效沟道宽度减小。也就是说,该集成电路器件可以在纳米片场效应晶体管中提供增加的稳定性能和改善的可靠性。

技术研发人员:杨永镇,金洪信,梁络渶
受保护的技术使用者:三星电子株式会社
技术研发日:
技术公布日:2025/12/29
网友询问留言 留言:0条
  • 还没有人留言评论。精彩留言会获得点赞!