专利名称：Cdma通信系统的匹配滤波器和无线接收装置的制作方法
技术领域：
本发明涉及CDMA通信系统的一种匹配滤波器和一种无线接收装置，在该CDMA通信系统中适当地采用了宽带DS-CDMA系统。
近年来，第三代移动无线通信系统无线接口的研究已经并且正在迅猛开展。作为第三代系统的无线接入系统，码分多址(此后简称CDMA)非常有前景。在日本，研究主要针对DS-CDMA系统展开，该系统采用了无线工业及商业协会(ARIB)的直接序列扩展频谱(此后简称DS-SS)。
具有1.25MHz扩展带宽的窄带DS-CDMA系统已经作为美国数字蜂窝系统标准IS-95被采纳。
同时，具有5MHz或者更多扩展带宽的宽带DS-CDMA系统非常有优势，除了蜂窝CDMA的较高频率利用效率之外，它在传输速率和高速数据传输特性上具有很大的灵活性。
在采用DS-CDMA系统的信号传输方法中，发射方将待发送的数字信号乘上不同的伪随机噪声码(PN码)以扩展该数字信号的频带，并发送该扩频(SS)数字信号。另一方面，接收方进行相关接收以从整个接收信号中析取所需的接收信号。具体而言，接收方使用一个模式与发射信号相同的扩频复制码元确定接收信号的互相关，从而检测出相关峰值，完成同步的获得和保持，并完成解调。
实现互相关的设备大致上划分成由滑动相关器代表的有源相关设备和无源相关设备，例如匹配滤波器、表面声波(SAW)旋转器和耦合充电设备(OCD)。有源相关设备在存储了接收码元之后，进行接收码元和扩频复制码元(spread replica code)的EXOR(异或)操作，随后在每个时片(chip)时段之后，逐位移位该扩频复制码元，加上EXOR操作的结果，并输出相加后的结果。虽然有源相关设备所需的硬件规模较小，但它需要大量时间以获得同步。
相比而言，无源相关设备在以时片速率输入它的接收码元和随后在每个时片时段之后的扩频复制码元之间进行EXOR操作，加上EXOR操作结果，并输出相加后的结果。虽然无源相关设备要求较大的硬件规模，却可以非常快地获得同步。
因此，经常采用同步获取非常快速的匹配滤波器。
匹配滤波器具有下述优点它可以处理相对较长的PN码，非常快地实现初始同步获取，此外，甚至通过单个操作就就可以完成去扩频。匹配滤波器的优点还在于，因为它是完全数字化构造，可以采用LSI技术以较小的规格进行生产。但是，匹配滤波器有一个问题需要解决，它在处理与宽带信号相同的高时片速率的信号时需要耗费大量的功率。尤其在应用于便携式终端或者类似装置时，必须解决匹配滤波器功率耗费过大的问题。
采用DS-CDMA系统的无线终端的发射部分在图20的框图中示出。参看图20，采用DS-CDMA系统的无线终端的发射部分30连续进行基带信号的基本调制、扩频处理和上行转换，放大结果信号并从天线向无线传播路径发送放大信号。发射部分30包括基本调制部分31、扩频调制部分32、频率转换部分33、RF放大部分34以及天线35。
基本调制部分31数字调制基带信号。
扩频调制部分32对基本调制信号进行扩频处理。例如采用QPSK(正交相位移频键控)调制作为基本调制方案，数据符号Di,Dq通过乘法器36a、36b和36c、36d与扩频码Ci,Cq进行复数相乘，然后由加法器37a、37b相加，从而分别得到传输码元Si,Sq。
更具体地讲，前述内容可以表达式来说明。其中频带信号Q1(t)、Q2(t)的复包络由x(t)、y(t)表示，具有载频f1、f2，它们彼此不同，频带信号Q1(t)、Q2(t)表示如下Q1(t)=Re[x(t)·exp(j·2πf1t)]Q2(t)=Re[y(t)·exp(j·2πf2t)]其中Re[]表示实数部分，x(t)、y(t)分别是下式给出的复数x(t)=Di(t)+j·Dq(t)y(t)=Ci(t)+j·Cq(t)
通过乘上Q1(t)和Q2(t)，可以得到下式(1)Q1(t)·Q2(t)=Re[x(t)·y(t)·exp(j·2π(f1+f2)t)/2]+Re[x*(t)·y(t)·exp(j·2π(f2-f1)t)/2]…(1)其中x*(t)是x(t)的复共轭数。
因为式(1)的第一项表示了扩频信号，传输码元Si、Sq分别由下式给出Si=Re[(Di+j·Dq)·(Ci+j·Cq)]Sq=Im[(Di+j·Dq)·(Ci+j·Cq)]其中Im[]表示虚数部分。
频率转换部分33对扩频调制部分32输出的传输码元进行上行转换。
RF放大部分34放大扩频无线信号的功率，具体地由高功率放大器(HPA)实现。
天线35将RF放大部分34输出的无线信号发送到无线传播路径。
现在描述接收部分。
采用DS-CDMA系统的无线终端的接收部分在图22的框图中示出。参看图22，采用DS-CDMA系统的无线终端的发射部分40接收无线信号，放大并下行转换接收信号，然后进行去扩频和基本调制以析取信息数据。接收部分40包括天线41、RF放大部分42、频率转换部分43、扩频解调部分44以及基本解调部分45。
天线41接收无线信号。
RF放大部分42放大无线信号，该信号是经过扩频的，非常微弱，噪声很少，由低噪声放大器(LNA)实现。
频率转换部分43对RF放大部分42输出的无线信号进行下行转换。
扩频解调部分44确定频率转换部分43下行转换后的信号与接收机中生成的扩频复制码元(PN码)之间的频带互相关，以析取窄带信号。如图23所示，扩频解调部分44包括混合单元44a、混频器44b、本地振荡器44c、90°移相器44d、另一混频器44e、模数(A/D)转换器44f、扩频复制码元生成器44g、另一A/D转换器44h、匹配滤波器20-1到20-4以及加法器44i和44j。
基本解调部分45数字解调扩频解调部分44输出的去扩频数字信号。
如果扩频解调部分44的频带互相关计算由表达式表示，则进行下述处理。
具体而讲，接收频带信号由Q1(t)表示，解调部分本地振荡器的频带信号由Q2(t)表示，复包络由x(t)、y(t)表示，如果假定Q1(t)和Q2(t)分别具有载频f1、f2，则频带信号Q1(t)、Q2(t)分别由下式表示Q1(t)=Re[x(t)·exp(j·2πf1t)]Q2(t)=Re[y(t)·exp(j·2πf2t)]同时，x(t)、y(t)分别是下式给出的复数x(t)=Di(t)+j·Dq(t)y(t)=Ci(t)+j·Cq(t)其中Di和Dq分别代表接收数据码元的同相分量和正交(Q)分量，而Ci和Cq代表本地台中生成的扩频复制码元的同相分量和正交分量。
频带信号Q1(t)和Q2(t)之间的频带互相关Q12(t)由下式表示Q12(t)=Re[r12(t)·exp(j·2π(f2-f1)t)]式中复包络r12(t)由下式表示r12(t)=x(t)·y*(t)/2…(2)其中y*(t)表示y(t)的复共轭数。
按照同步检测，因为载频f1和f2是f1=f2,r12(t)直接成为低频带信号r12L(t)，如果忽略常数项，表达式(2)可以如下表示r12L(t)=xL(t)·yL*(t)=(Di+j·Dq)·(Ci-j·Cq)=Di·Ci+Dq·Cq+j·(Ci·Dq)-j·(Di·Cq)…(3)相应地，输出的同相分量Si和Q分量Sq分别表示如下Si=Di·Ci+Dq·Cq…(4-1)Sq=Ci·Dq-Di·Cq…(4-2)混合单元44a将接收信号分流到I信道和Q信道。
混频器44b将混合单元44a输出的I信道信号乘上本地振荡器44c输出的模拟正弦波，从无线信号中析取基带信号。类似地，混频器44e将混合单元44a输出的Q信道信号乘上已通过90°移相器44d移相90度的模拟余弦波，从无线信号中析取基带信号。
A/D转换器44f对混频器44b输出的信号进行模拟到数字的转换。类似地，A/D转换器44h对混频器44e输出的信号进行模拟到数字的转换。
扩频复制码元生成器44g生成扩频复制码元Ci,Cq，它们是频率与发射方频率相同的PN码，由具有抽头(tap)的循环移位寄存器实现，从这些抽头中的若干个提供反馈线路。
如果接收方的同相分量和Q分量仅通过扩频码分别去扩频成同相分量和Q分量，则因为去扩频后信号的信噪比(S/N)因两个扩频码间的互相关而降低，需要为每个同相分量和Q分量进行两次去扩频，总共为4次。
具体而言，匹配滤波器20-1执行A/D转换器44f输出的信号Di和扩频复制码元生成器44g输出的信号Ci间频带互相关的计算，更具体地说，计算按照上文给出的表达式(3)的第一项进行。
类似地，匹配滤波器20-2执行A/D转换器44f输出的信号Di和扩频复制码元生成器44g输出的信号Cq间频带互相关的计算，更具体地说，计算按照上文给出的上述表达式(3)的第四项进行。
类似地，匹配滤波器20-3执行A/D转换器44h输出的信号Dq和扩频复制码元生成器44g输出的信号Ci间频带互相关的计算，具体的计算按照上文给出的上述表达式(3)的第三项进行。
类似地，匹配滤波器20-4执行A/D转换器44h输出的信号Dq和扩频复制码元生成器44g输出的信号Cq间频带互相关的计算，具体的计算按照上文给出的上述表达式(3)的第二项进行。
然后，每∑个匹配滤波器中进行的计算由下式表示M(nT)=∑ck=1R(k)·P(nT)·Z-k…(5)其中T是时片时长，C是抽头数，R(k)是扩展复制码元，n是一个整数，P(nT)是输入的扩频数据。
在使用这些匹配滤波器时，尽管可以非常快速地进行初始同步获取，并可以通过单个操作进行去扩频，但电路规模的增加以及长移位寄存器和加法器所引起的功率耗费是一个需要解决的问题。
加法器44i将匹配滤波器20-1的输出信号和匹配滤波器20-4的输出信号相加以析取I信道数据Si。类似地，加法器44j将匹配滤波器20-2的输出转换得到的信号和匹配滤波器20-3的输出信号相加以析取Q信道数据Sq。
图24示出了匹配滤波器的框图。参看图24，示出的匹配滤波器28进行扩频数据(其速率等于接收时片速率)和本地台生成的扩频复制码元的EXOR操作，将EXOR操作的结果相加，输出相加结果。匹配滤波器28包括扩频数据路径部分22、乘法部分23、复制码元寄存器24以及加法部分25。假定作为特定值的一个例子，扩频数据总线比特数为8，抽头数为256，附加采样的取样数为4。
扩频数据路径比特数表示的比特数量等于基本调制的多个调制值的数量，在上述例子中，通过8个比特接收一个符号。
同时，抽头数代表了扩频码长度。
附加采样的取样数表示了一个时片时长内进行的采样次数。
扩频数据路径部分22是一个移位寄存器组，它为每个采样时钟取来接收的扩频数据，随后逐阶段设置数据码元。扩频数据路径部分22包括8个移位寄存器22-a、22-b、22-c、22-d、22-e、22-f、22-g和22-h，它们彼此并行。每个移位寄存器由多级串联的触发器(可以称之为FF)组成。
具体地讲，移位寄存器22-a包括M个M级串联的触发器(FF)22-1a到22-Ma；移位寄存器22-b包括M个M级串联的触发器(FF)22-1b到22-Mb；…；类似地，移位寄存器22-h包括M个M级串联的触发器(FF)22-1h到22-Mh。
此处M由抽头数T和附加采样数M根据下式表示M=T×O…(6)同时，必要的触发器的总数N由下式表示N=D×M…(7)
其中D是扩频数据路径比特数，表示的比特数量等于基本调制的多个调制值的数量，T表示抽头数和O表示附加采样的取样数。
为了下面描述方便，下面给出触发器组(FF)的定义。
具体而言，触发器组22-1包括横向设置的(图24中的列)的8个触发器22-1a到22-1h，并且彼此并行；类似地，触发器组22-2包括8个触发器22-2a到22-2h，横向设置并且彼此并行；…；类似地，触发器组22-M包括8个触发器22-Ma到22-Mh，横向设置并且彼此并行。此外，每个触发器组存储8比特接收码元中两个的补，以便下一级的计算。
复制码元寄存器24存储扩频复制码元生成器所生成的扩频复制码元。
乘法部分23将扩频数据路径部分22的输出乘上复制码元寄存器24的输出，并具有表达式(6)所给出的多个阶，从而可以等于扩频数据路径部分22的输出的抽头。乘法部分23由异或(EXOR)门实现。此外，扩频码(1,-1)分别表示成(0,1)。
加法部分25计算乘法部分23的T抽个头输出之和，并以8比特形式将其输出。
在上文给出的表达式(5)中，输入的扩频数据P(nT)的生命期(lifetime)是U(秒)，它正好等于扩频码的一个周期。U以下式形式给出U=时片时长×抽头数量…(8)换句话说，为了完成表达式(5)的计算，每个输入扩频数据仅保持U(秒)，根本不需要移位。
此外，因为表达式(5)的计算不依赖于前后阶段的计算结果，在计算元素的次序以及位置上不需要作任何限制，计算可以在任何地方进行。此外，因为对所有输入扩频数据而言，计算的内容都相同，可以看出采用’对称’计算。
本发明旨在减小匹配滤波器的功率，在对扩频信号作上述去扩频处理的系统中，匹配滤波器是必需的关键设备。
因此，匹配滤波器具有下述特性。
(1)它保留输入扩频数据的一个周期为U(秒)。
(2)它具有相互独立的算法单元空间。具体而言，在计算单元的次序以及位置上不需要作任何限制，计算可以在任何地方进行。
(3)它进行对称计算。
此外，在操作上，匹配滤波器具有下述特性。
(4)它以时片速率操作，或者以高于时片速率的频率操作(其中附加采样数等于或大于2)。
(5)因为它的扩频数据路径部分主要由移位寄存器构成，所以所有触发器都以采样时钟操作。
(6)如果采用QPSK调制，为了分离I信道(ch)和Q信道(ch)，基本需要4个匹配滤波器。
从以上给出的原因(4)、(5)和(6)可以看出，扩频数据路径部分22的切换行为非常频繁，需要解决涉及的高功率耗费的问题。此处所说的切换行为是指工作在整个电路系统的那些元件的速率。
本发明的一个目的是提供CDMA通信系统的一种匹配滤波器和一种无线接收装置，通过它们可以有效地减少整个电路系统的切换行为，从而消除上述的多个问题。
为此，按照本发明，数字电路采用了一种低功率耗费设计技术，它利用了匹配滤波器计算特性，数据相关性和数据对称性用于选择优化体系结构，从而减少匹配滤波器的功率耗费。
为了实现上述目的，按照本发明的一个方面，提供了一种匹配滤波器，包括一个扩频数据路径部分(包括多个彼此并行的数据保持部分)，用以接收输入的扩频数据；一个扩频数据输入控制部分，用以根据扩频数据输入，对扩频数据路径部分的数据保持部分进行连续数据保持控制；以及一个算法部分，用以将扩频数据路径部分的数据保持部分的输出乘上扩频码，将相乘的结果相加，并输出相加的结果。
该匹配滤波器的优点在于，利用互相关计算特性、数据的相关性和对称性等等，进行匹配滤波器元件的低功率设计，从而有效改善整个电路系统的切换行为，而大大减少了功率耗费。该匹配滤波器的优点还在于，在设计例如无线终端(例如采用减少功率耗费要求非常严格的宽带DS-CDMA系统的移动单元)时它非常有效。该匹配滤波器的优点还在于，因为它是纯数字构造，因而可以与其他电路一起方便地集成到大规模集成电路中，这可以提高移动单元的小型化，并有利于终端成本的降低。
按照本发明的另一方面，提供了一种匹配滤波器，包括一个扩频数据路径部分(包括多个彼此并行的数据保持部分)，用以接收输入的扩频数据；一个扩频数据输入控制部分，用以根据扩频数据输入，对扩频数据路径部分的数据保持部分进行连续数据保持控制；以及多个算法部分，用以将扩频数据路径部分的数据保持部分的输出作为发送给多个算法部分的共用信号，逐个将数据保持部分的输出乘上扩频码，将相乘的结果相加，并输出相加的结果。
该匹配滤波器的优点在于，例如如果采用QPSK作为基本调制，则可以将功率耗费基本减少到采用普通解调电路情况(包括4个匹配滤波器)的一半。该匹配滤波器的优点还在于，利用互相关计算特性、数据的相关性和对称性等等，进行匹配滤波器元件的低功率设计，从而有效改善整个电路系统的切换行为，而大大减少了功率耗费。该匹配滤波器的优点还在于，在设计例如无线终端(例如采用减少功率耗费要求非常严格的宽带DS-CDMA系统的移动单元)时它非常有效。该匹配滤波器的优点还在于，因为它是纯数字构造，因而可以与其他电路一起方便地集成到大规模集成电路中，这可以提高移动单元的小型化，并有利于终端成本的降低。
按照本发明的另一个方面，提供了一种CDMA通信系统的无线接收装置，包括一个去扩频解调部分，用以对CDMA通信系统通过接收天线接收的接收信号进行去扩频解调，该去扩频解调部分包括一个匹配滤波器，该匹配滤波器包括一个扩频数据路径部分(包括多个彼此并行的数据保持部分)，用以接收输入的扩频数据；一个扩频数据输入控制部分，用以根据扩频数据输入，对扩频数据路径部分的数据保持部分进行连续数据保持控制；以及一个算法部分，用以将扩频数据路径部分的数据保持部分的输出乘上扩频码，将相乘的结果相加，并输出相加的结果。需要注意，虽然术语“去扩频”有些时候用于表示“去扩频”和“解调”，但在下面的描述中，这两个术语用于表示不同的意思。
该CDMA通信系统无线接收装置的优点在于，因为利用互相关计算特性、数据的相关性和对称性等等，可以进行低功率设计，从而有效改善整个电路系统的切换行为，而大大减少了功率耗费。该CDMA通信系统无线接收装置的优点还在于，在设计例如对减少功率耗费要求非常严格的移动单元时它非常有效。该CDMA通信系统无线接收装置的优点还在于，因为它是纯数字构造，因而可以与其他电路一起方便地集成到大规模集成电路中，这可以提高移动单元的小型化，并有利于终端成本的降低。
按照本发明的另一个方面，提供了一种CDMA通信系统的无线接收装置，包括一个去扩频解调部分，用以对DS-QPSK CDMA通信系统通过接收天线接收的接收信号进行去扩频解调，该去扩频解调部分包括一个匹配滤波器，该匹配滤波器包括一个扩频数据路径部分(包括多个彼此并行的数据保持部分)，用以接收输入的扩频数据；一个扩频数据输入控制部分，用以根据扩频数据输入，对扩频数据路径部分的数据保持部分进行连续数据保持控制；第一算法部分，用以将扩频数据路径部分的数据保持部分的输出乘上I信道扩频码，将相乘的结果相加，并输出相加的结果；以及第二算法部分，用以将扩频数据路径部分的数据保持部分的输出乘上Q信道扩频码，将相乘的结果相加，并输出相加的结果。
该CDMA通信系统无线接收装置的优点在于，匹配滤波器的数量可以减少一半，并且因为利用互相关计算特性、数据的相关性和对称性等等，可以进行低功率设计，从而有效改善整个电路系统的切换行为，而大大减少了功率耗费。该CDMA通信系统无线接收装置的优点还在于，在设计例如对减少功率耗费要求非常严格的移动单元时它非常有效。该CDMA通信系统无线接收装置的优点还在于，因为它是纯数字构造，因而可以与其他电路一起方便地集成到大规模集成电路中，这可以提高移动单元的小型化，并有利于终端成本的降低。
根据下面的描述以及后附权利要求书，结合附图，可以更明显地看出本发明的上述目的以及其他目的、属性和优点。附图中相同部件和元件以相同的符号标记。
图1的框图说明了本发明的一个方面；图2的框图说明了本发明的另一个方面；
图3的框图示出了采用宽带DS-CDMA系统的无线终端接收部分的去扩频解调部分；图4是数字匹配滤波器的框图，本发明第一实施例应用于该数字匹配滤波器；图5示出了扩频数据输入控制电路和图4的数字匹配滤波器的扩频数据路径寄存器电路的连接构造；图6说明了图5的扩频数据路径寄存器电路进行环形连接的概念；图7示出了四重附加采样控制电路；图8示出了应用于本发明的数字匹配滤波器中采用的四重附加采样控制电路的构造；图9的框图示出了按照本发明第一实施例对数字匹配滤波器的改进；图10的框图示出了采用宽带DS-CDMA系统的无线终端的去扩频解调部分，本发明第二实施例应用于该系统；图11是另一数字匹配滤波器的框图，本发明第二实施例应用于该数字匹配滤波器；图12示出了共享的扩频数据路径部分、附加采样电路以及图11所示数字匹配滤波器中它们之间的连接形式；图13的电路图示出了应用于本发明的数字匹配滤波器中采用的触发器组的电路构造；图14(a)的电路图示出了应用于本发明的触发器组中采用的触发器的输入控制电路的构造；图14(b)的波形图示出了图14(a)所示触发器(FF)的时序图；图15的电路图示出了应用于本发明的数字匹配滤波器中可能采用的时钟延迟类型触发器列控制电路的构造；图16(a)的电路图示出了图15所示时钟延迟类型触发器的输入控制电路的构造；图16(b)的波形图示出了图15所示触发器的时序图；图17的电路图示出了应用于本发明的数字匹配滤波器中可能采用的反相时钟类型触发器列控制电路的构造；图18(a)的电路图示出了应用于本发明的反相时钟类型触发器的输入控制电路的构造；图18(b)的波形图示出了图18(a)所示触发器的时序图；图19的框图示出了应用于本发明的数字匹配滤波器中可能采用的二进制计数器类型扩展数据输入控制电路；图20的框图示出了采用DS-CDMA系统的无线终端的发射部分；图21的框图说明了以QPSK作为基本调制，采用DS-CDMA系统的传输数据流；图22的框图示出了采用DS-CDMA系统的无线终端的接收部分；图23的框图示出了采用宽带DS-CDMA方案的无线终端接收部分的去扩频解调部分；以及图24的框图示出了一种匹配滤波器。
a．本发明的各个方面首先参看图1，通过框图示出了按照本发明一个方面的匹配滤波器。按照本发明的匹配滤波器1包括扩频数据输入控制部分2、扩频数据路径部分3以及算法部分5。
扩频数据路径部分3，包括多个彼此并行的数据保持部分4，用以接收输入的扩频数据。扩频数据输入控制部分2根据接收扩频数据的输入，对扩频数据路径部分3的数据保持部分4进行连续数据保持控制。算法部分5将扩频数据路径部分3的数据保持部分4的输出乘上扩频码，将相乘的结果相加，并输出相加的结果。
匹配滤波器1的优点在于，利用互相关计算特性、数据的相关性和对称性等等，进行匹配滤波器元件1的低功率设计，从而有效改善整个电路系统的切换行为，而大大减少了功率耗费。匹配滤波器1的优点还在于，在设计例如无线终端(例如采用减少功率耗费要求非常严格的宽带DS-CDMA系统的移动单元)时它非常有效。匹配滤波器1的优点还在于，因为它是纯数字构造，因而可以与其他电路一起方便地集成到大规模集成电路中，这可以提高移动单元的小型化，并有利于终端成本的降低。
图2的框图示出了按照本发明另一方面的一种匹配滤波器。按照本发明的匹配滤波器6包括扩频数据输入控制部分2、扩频数据路径部分3以及算法部分组19。
扩频数据路径部分3包括多个彼此并行的数据保持部分4，用以接收输入的扩频数据。扩频数据输入控制部分2根据扩频数据输入，对扩频数据路径部分3的数据保持部分4进行连续数据保持控制。算法部分组19包括多个算法部分5，它将扩频数据路径部分3的数据保持部分4的输出作为发送给多个算法部分5的共用信号，逐个将数据保持部分4的输出乘上扩频码，将相乘的结果相加，并输出相加的结果。
匹配滤波器6的优点在于，例如如果采用QPSK作为基本调制，则可以将功率耗费基本减少到采用普通解调电路情况(包括4个匹配滤波器)的一半。匹配滤波器6的优点还在于，利用互相关计算特性、数据的相关性和对称性等等，进行匹配滤波器6元件的低功率设计，从而有效改善整个电路系统的切换行为，而大大减少了功率耗费。匹配滤波器6的优点还在于，在设计例如无线终端(例如采用减少功率耗费要求非常严格的宽带DS-CDMA系统的移动单元)时它非常有效。匹配滤波器6的优点还在于，因为它是纯数字构造，因而可以与其他电路一起方便地集成到大规模集成电路中，这可以提高移动单元的小型化，并有利于终端成本的降低。
可以构造图1或2所示匹配滤波器1或6，使得扩频数据输入控制部分2包括一个循环的环，该环包括多个有限状态保持部分，组织成环形以使多个有限状态保持部分的状态可以连续变化，而循环的环中多个有限状态保持部分中仅有一个部分的状态不同于其他部分，从而连续更新扩频数据路径部分3的数据保持部分4的数据保持。
如果扩频数据输入控制部分2以上述方式构造，那么例如在每个数据保持部分4由多个触发器组成的情况下，这些触发器中仅有等于扩展数据路径比特数的一部分触发器工作在任意特定时间点，而其他触发器的输入没有连接到扩频数据输入。因此，匹配滤波器1或6的优点在于，大大减少了触发器数据输入终端的切换行为，有效降低了功率耗费。
此外，可以构造图1或2所示匹配滤波器1或6，使得扩频数据输入控制部分2包括一个计数器，从而基于该计数器的计数结果，连续更新扩频数据路径部分3的数据保持部分4的数据保持。
如果扩频数据输入控制部分2以上述方式构造，那么匹配滤波器1或6的优点在于，与采用循环系统相比大大减少了电路规模，并降低了功率耗费。
此外，图1或2所示匹配滤波器1或6还包括一个门电路，在扩频数据路径部分3的扩频数据输入侧提供，用于控制是否应根据扩频数据输入控制部分2的控制信号，将扩频数据输入到扩频数据路径部分3。
如果门电路例如以上述方式构造，那么匹配滤波器1或6的优点在于，例如在每个数据保持部分4由多个触发器组成的情况下，因为除了输入数据之外，每个触发器都处于停止状态，从而实现了低功率耗费。
此外，图1或2所示匹配滤波器1或6还包括一个时延部分，在扩频数据路径部分3的数据保持部分4的时钟输入侧提供，用于延迟来自扩频数据输入控制部分2的控制信号以产生一个时延输出，并将该时延输出作为时钟输入信号输入到数据保持部分4，或者在扩频数据路径部分3的数据保持部分4的时钟输入侧提供一个逻辑电路部分，用于反相系统时钟信号，将反相后的系统时钟信号与来自扩频数据输入控制部分2的控制信号进行逻辑与，生成逻辑与操作结果，并将该逻辑与操作结果作为时钟输入信号输入到数据保持部分4。
如果提供时延部分，那么匹配滤波器1或6的优点在于，例如在每个数据保持部分4由多个触发器组成的情况下，因为利用来自扩频数据输入控制部分2的控制信号取代高速取样时钟信号，单独控制触发器的开关状态，从而实现了低功率耗费。
如果提供逻辑电路部分，那么匹配滤波器1或6的优点在于，例如在每个数据保持部分4由多个触发器组成的情况下，因为不再向触发器时钟终端输入高速取样时钟信号，而是利用取样时钟信号与来自扩频数据输入控制部分2的控制信号的逻辑与，单独控制触发器的开关状态，从而实现了低功率耗费。
图1或2所示匹配滤波器1或6还可以包括一个选择器部分，插入在扩展数据路径部分3和算法部分5之间，能够将数据保持部分4的输出选择性输出到算法部分5，以及一个选择器控制部分，用于实现选择器的选择控制。
如果提供选择部分，那么匹配滤波器1或6的优点在于，例如在每个数据保持部分4由多个触发器组成的情况下，因为选择器部分仅选出一个触发器进行工作，而其他触发器处于停止状态，从而实现了低功率耗费。
同时，按照本发明的CDMA通信系统无线接收装置包括一个去扩频解调部分，用以对CDMA通信系统通过接收天线接收的接收信号进行去扩频解调，该去扩频解调部分包括一个匹配滤波器1，该匹配滤波器又包括一个扩频数据路径部分3(包括多个彼此并行的数据保持部分4)，用以接收输入的扩频数据；一个扩频数据输入控制部分2，用以根据扩频数据输入，对扩频数据路径部分3的数据保持部分4进行连续数据保持控制；以及一个算法部分5，用以将扩频数据路径部分3的数据保持部分4的输出乘上扩频码，将相乘的结果相加，并输出相加的结果。
该CDMA通信系统无线接收装置的优点在于，因为利用互相关计算特性、数据的相关性和对称性等等，可以进行低功率设计，从而有效改善整个电路系统的切换行为，而大大减少了功率耗费。该CDMA通信系统无线接收装置的优点还在于，在设计例如对减少功率耗费要求非常严格的移动单元时它非常有效。该CDMA通信系统无线接收装置的优点还在于，因为它是纯数字构造，因而可以与其他电路一起方便地集成到大规模集成电路中，这可以提高移动单元的小型化，并有利于终端成本的降低。
按照本发明的另一CDMA通信系统无线接收装置，包括一个去扩频解调部分，用以对DS-QPSK CDMA通信系统通过接收天线接收的接收信号进行去扩频解调，该去扩频解调部分包括一个匹配滤波器6，该匹配滤波器又包括一个扩频数据路径部分3(包括多个彼此并行的数据保持部分4)，用以接收输入的扩频数据；一个扩频数据输入控制部分2，用以根据扩频数据输入，对扩频数据路径部分3的数据保持部分4进行连续数据保持控制；第一算法部分，用以将扩频数据路径部分3的数据保持部分4的输出乘上I信道扩频码，将相乘的结果相加，并输出相加的结果；以及第二算法部分，用以将扩频数据路径部分3的数据保持部分4的输出乘上Q信道扩频码，将相乘的结果相加，并输出相加的结果。
该CDMA通信系统无线接收装置的优点在于，匹配滤波器的数量可以减少一半，并且因为利用互相关计算特性、数据的相关性和对称性等等，可以进行低功率设计，从而有效改善整个电路系统的切换行为，而大大减少了功率耗费。该CDMA通信系统无线接收装置的优点还在于，在设计例如对减少功率耗费要求非常严格的移动单元时它非常有效。该CDMA通信系统无线接收装置的优点还在于，因为它是纯数字构造，因而可以与其他电路一起方便地集成到大规模集成电路中，这可以提高移动单元的小型化，并有利于终端成本的降低。
b．本发明的第一实施例一种数字匹配滤波器，本发明将其应用于上文描述的采用宽带DS-CDMA系统的无线终端接收部分的扩频解调部分。
具体而言，如图3所示，集成了应用本发明第一实施例的数字匹配滤波器的扩频解调部分44包括混合单元44a、混频器44b、本地振荡器44c、90°移相器44d、混频器44e、模数(A/D)转换器44f、扩频复制码元生成器44g、A/D转换器44h、数字匹配滤波器(低功率匹配滤波器)20-1到20-4以及加法器44i和44j。
在去扩频解调部分44中，混合单元44a将频率转换部分43进行下行转换后的无线信号分流到I信道和Q信道，混频器44b将I信道乘上本地振荡器44c输出的模拟正弦波，混频器44e将Q信道乘上已通过90°移相器44d移相本地振荡器44c的输出波形而生成的模拟余弦波。然后，A/D转换器44f和44h分别对混频器44b和44e输出的信号进行模拟到数字信号的转换，利用扩频复制码元生成器44g输出的扩频复制码元Ci,Cq，以及A/D转换器44f和44h输出的信号Di,Dq，匹配滤波器20-1到20-4可以进行频带互相关计算。数字匹配滤波器20-1到20-4输出的信号由加法器44i和44j进行加减，并分别作为I信道数据Si和Q信道数据Sq输出。
顺便提一下，按照本发明第一实施例的每个数字匹配滤波器20-1到20-4在每个时片时段之后，将接收的扩频输入数据连续写入触发器组中指定的一个触发器，同时在每个时片时段之后移位扩频复制码元(PN码)以进行去扩频计算，并输出结果数据。如图4所示，每个数字匹配滤波器20-1到20-4包括扩频数据输入控制电路(部分)10、扩频数据路径寄存器电路(扩频数据路径部分)7、附加采样电路(选择器控制部分)8以及算法电路(部分)9。
扩频数据输入控制电路10控制触发器组13的写入位置，将接收的扩频输入数据的每个扩频数据比特数作为扩频数据路径寄存器电路7中的一个数据保持部分，连续写入触发器组13中的一个触发器。
扩频数据路径寄存器电路7将一个时片时长的许多扩频数据比特中的接收扩频数据存储到触发器组13中由扩频数据输入控制电路10指定的一个触发器。此处，一个触发器组13表示一个字的数据，包括许多触发器13a，其数目等于并行的扩频数据路径的数目。如果扩频数据路径的数目例如为8，则扩频输入数据以每8个比特为一单位连续存入触发器组13中的不同触发器。
图5示出了扩频数据输入控制电路10的构造。参看图5，示出的扩频数据输入控制电路10是一个移位寄存器，由以称为循环环的环形连接的多个触发器10a组成，所有触发器10a的输出端逐个连接到下一级触发器10a的输入端，整体呈现一种封闭的环形连接。触发器10a的数量等于(抽头数量×附加采样取样数)。
触发器10a保持一些有限条件，可以采用时延触发器(DFF)实现触发器10a。因此，触发器10a用作有限条件保持部分。
具体而言，控制循环环使得其中的触发器中仅有一个触发器呈现状态“1”，而其他触发器为状态“0”，位于状态“1”的触发器根据每个采样时钟连续移位。
需要注意，每个有限条件保持部分不需要根据触发器的一个比特生成，而是可以根据其他元素生成。
触发器10a的输出以一种一一对应关系连接到下一级扩频数据路径寄存器电路7的触发器组13，如果其中之一呈现值“1”，则触发器组13中仅有对应的一个触发器处于活跃状态，并更新该触发器所存储的内容。
在等于(抽头数×时片时长)的时间段之后，扩频数据路径寄存器电路7的触发器组13中的每一个触发器都被更新，该时间段是扩频码完全出现所需的时间。
此外，基于上述构造，因为触发器组13中仅有一个触发器连接到循环环(其级数等于(抽头数×附加采样采样数))的一个触发器并呈现值“1”，占有从输入方发向该循环环的扩频输入数据的一个字，所以循环环将其更新数据的次序号通知给触发器组13中的每一个触发器。
图13示出了触发器组13中的每一个触发器的电路构造。参看图13，示出的触发器组13包括8个触发器13a和8个与门13b。需要注意，图13中的数字8代表了接收的一个字的数据比特数，等于基本调制时多个调制值的数量。然后，将接收的一个字的数据中两个的补存储在触发器组13中，并输出到下一级的附加采样电路8。
此外，触发器组13的数量等于形成循环环的触发器10a的数量，因此等于(抽头数×附加采样采样数)。然后，每个触发器13a根据对应的一个与门13b的输出，将接收扩频数据的一个比特保持一个周期。
同时，与门13b充当输入控制电路，并确定是否应当根据扩频数据输入控制电路10的控制信号，取来并保持接收的扩频数据。
图14(a)示出了每个触发器13a的输入控制电路构造。对应的与门13b将扩频输入数据比特和扩频数据输入控制电路10输出的触发器输入控制信号进行逻辑与，并将其结果输入到触发器13a的D端。
图14(b)示出了触发器13a的时序图。参看图14(b)，当触发器(FF)输入控制信号RB-CNT打开时，则触发器13a的选通端激活，在时钟信号CLK的正沿将对应的扩频输入数据比特取来，存入触发器13a的D端。另一方面，当FF输入控制信号RB-CNT关闭时，因为触发器13a处于睡眠状态，所以并不将扩频输入数据比特取入触发器13a。
因为扩频数据路径寄存器电路7的触发器组13的输入不总是连接到扩频输入数据，除了需要输入数据时之外都处于停止状态，因此触发器组13的数据输入终端的切换行为得到抑制，从而不再浪费功率。换句话说，对具有扩频数据路径数量比特的一个字，仅有一个触发器组13在特定时间点工作，从而大大减少了扩频数据路径寄存器电路7的触发器组13的输入端的切换行为，有效降低了功率耗费。
需要注意，在写控制操作中，扩频数据路径寄存器电路7看似具有环形结构。下面解释术语“环形”的意思。尽管触发器组13的输出的Q端和下一级触发器组13的输入的D端在电路上没有互连，但可以认为扩频数据输入控制电路10位于中心，而在概念上，扩频数据路径寄存器电路7的触发器组13以辐射状分布在一个环中，如图6所示，将更新定时的顺序号分配给触发器组13。
扩频数据路径寄存器电路7由多个触发器组13组成，用于保持接收的扩频输入数据，并在触发器组13的多个单元中更新扩频数据输入。
下面描述附加采样控制。
如果附加采样数为1，则没有必要研究这种控制方法。但是在附加采样数大于1时，每次进行附加采样(在一个时片时长内进行)时，需要触发器组13的移位控制。具体而言，例如在附加采样数为4的情况下，因为一个时片时长内进行4次乘法操作，扩频数据路径寄存器电路7的触发器组13的输出必须根据每个采样时钟时间进行移位。
图7说明了四重附加采样控制电路的一个例子。图7所示四重附加采样控制电路50由移位寄存器组生成，其中触发器组13进行(抽头数×4)级串联。
四重附加采样控制电路50是一个移位寄存器，它根据每个采样时钟移位接收的扩频数据输入8个比特，输出每个四级触发器组13的这些数据，并将输出结果输入到算法电路51。
算法电路51去扩频计算来自四重附加采样控制电路50的接收码，以及来自外部扩频复制码元生成器44g的扩频复制码元，并包括乘法电路51a和加法电路51b。
乘法电路51a将四重附加采样控制电路50每四时钟输出的8比特数据与复制码元生成器44g的8比特扩频复制码元进行EXOR操作，EXOR操作的结果输出到加法电路51b。
加法电路51b累加乘法电路51a的所有输出。
通过这种方式，不移位扩频复制码元生成器44g的数据，而是移位四重附加采样控制电路50的数据以进行所需计算。四重附加采样控制电路50的数据在一个周期内不进行更新。
相比而言，按照本发明的数字匹配滤波器也同样是数据在一个周期内不进行更新，但是接收的扩频输入数据不移位，而是移位扩频复制码元。为此，需要选择扩频输入数据的装置。
图8示出了上面提到的按照本发明的四重附加采样控制电路。参看图8，附加采样控制电路8选择并输出扩频数据路径寄存器电路7的多个触发器组13的一个输出到算法电路9，并包括选择器(SLT)8a和一个’O’状态有限状态自动机(FSM)8b。
每个选择器8a选择扩频数据路径寄存器电路7的4个对应的触发器组13中的一个。
’O’状态有限状态自动机8b表示在一个时片时长内进行哪个附加采样样本的采样，例如在四重附加采样情况下，它可以由一个2比特计数器来生成，其中状态0可以表示成’00’，状态1为’01’，状态2为’10’，状态3为’11’。需要注意，表示这种状态的方法并不局限于上面所述，也可以采用其他方法来取代。
具体而言，扩频数据路径寄存器电路7中触发器组13的4个输出的每一个都集中输入到选择器8a中的对应选择器。在这种情况下，’O’状态有限状态自动机8b控制选择器8a，从而在每4个触发器组13中选出一个，仅存储在选出的触发器组13中的数据输出到算法电路9。
因为接收的扩频输入数据并不移位，而是扩频复制码元以这种方式移位，所以在附加采样控制电路8的输出控制下，只有选择器选出的这些触发器组13工作，而其他触发器组13保持在停止状态，因此，可以降低功率耗费。
算法电路9将附加采样控制电路8的选择器8a的输出与本地台中生成的扩频复制码元进行EXOR操作，将所有EXOR操作的结果相加并输出，并包括乘法电路9a、扩频复制码元寄存器26以及加法电路9b。
乘法电路9a将附加采样控制电路8的选择器8a的输出与本地台中生成的扩频复制码元进行EXOR操作，其操作在每个采样时钟的正沿或负沿进行。采样时钟之间的间隔由下式表示
采样时钟间隔=时片时长/附加采样数…(9)扩频复制码元寄存器26是一个周期移位寄存器，它读入扩频复制码元生成器44g所生成的扩频复制码元，在每个时片时长之后连续逐位移位扩频复制码元。
加法电路9b将乘法电路9a的所有结果累加，并输出累加的结果。
在本实施例中，因为通过这种方式，进行宽带DS-CDMA系统接收机的解调部分中采用的数字匹配滤波器元件的低功率设计，有效改善了切换行为，使得利用互相关计算特性、数据的相关性和对称性等等，可以减少整个电路系统的切换行为，减少功率耗费。相应地，本实施例的数字匹配滤波器在设计减少功率耗费要求非常严格的接收机(例如移动接收机)时它非常有效。此外，因为本实施例的数字匹配滤波器是纯数字构造，因而可以与其他电路一起方便地集成到大规模集成电路中，这可以提高装置的小型化，并有利于终端成本的降低。
b1．本发明第一实施例的改进即使上述第一实施例中忽略作为元件采用的附加采样控制电路，仍能够生成一种数字匹配滤波器。
具体而言，如果附加采样数为1，由上文给出的表达式(9)得知采样间隔等于时片时长，因此不需要附加采样控制电路。
图9示出了一种数字匹配滤波器的框图，作为对上述第一实施例的改进。参看图9，示出的数字匹配滤波器11在每个时片时段之后，将接收的扩频输入数据连续写入触发器组13中由扩频数据输入控制电路10指定的一个触发器，同时在每个采样时间移位扩频复制码元以进行去扩频计算，并输出去扩频计算的结果。数字匹配滤波器11包括扩频数据输入控制电路10、扩频数据路径寄存器电路7以及算法电路(部分)9。
因为每个与第一实施例相同的参考符号标记相同的元件，所以此处忽略相同的重复描述，以免累赘。
如果附加采样数为1，上述循环环的触发器数量等于抽头数量，不需要选择器进行附加采样控制。因此，可以明显改善功率耗费。
通过这种方式对本发明第一实施例进行改进，因为即使忽略附加采样控制电路，仍能够生成一种数字匹配滤波器，所以功率耗费可以比第一实施例减少得更多。
c．本发明的第二实施例在上述第一实施例以及第一实施例的改进中，以电路形式构造组成数字匹配滤波器的单元，抑制该电路的功率耗费以减少功率耗费。
另一方面，也可以通过减少接收机扩频解调部分所采用的数字匹配滤波器的数量来降低功率耗费。
图10的框图示出了按照本发明第二实施例，采用宽带DS-CDMA系统的无线终端的扩频解调部分。参看图10，示出的扩频解调部分46通过频率转换部分43下行转换接收的无线信号，并确定下行转换后的信号与接收机中生成的扩频复制码元之间的频带互相关，以析取窄带信号。扩频解调部分46包括混合单元44a、混频器44b、本地振荡器44c、90°移相器44d、另一混频器44e、模数(A/D)转换器44f、扩频复制码元生成器44g、另一A/D转换器44h、数字匹配滤波器(低功率匹配滤波器)21-1到21-2以及加法器44i和44j。
因为每个与第一实施例相同的参考符号标记相同的元件，所以此处忽略相同的重复描述，以免累赘。
上述第一实施例中去扩频部分包括4个数字匹配滤波器，本实施例中的去扩频部分仅包括2个数字匹配滤波器。
现在给出为何仅需要2个数字匹配滤波器的理由。
因为QPSK用作上文所述基本调制，所以分离接收到的两类数据，即I信道数据Di和Q信道数据Dq，作为共用信号用于计算。具体而言，通过变换上文给出的表达式(3)，得到下式(10)Si+j·Sq=Di·(Ci-j·Cq)+Dq·(Cq+j·Ci)…(10)因此，从以上表达式(10)的第一项可以看出，通常由不同数字匹配滤波器进行的Di·Ci计算和Di·j·Cq计算，现在改成计算I信道数据Di和(Ci-j·Cq)。类似地，通常由不同数字匹配滤波器进行的Dq·Cq计算和Dq·j·Ci计算，现在改成计算Q信道数据Dq和(Cq+ j·Ci)。
因此，通过单个数字滤波器进行属于I信道路径的两个数字匹配滤波器的计算，通过单个数字滤波器进行属于Q信道路径的两个数字匹配滤波器的计算。相应地，整个解调部分仅需要第一和第二两个数字匹配滤波器。
这样，为了共用接收的I信道和Q信道数据，需要准备一个共享的扩展数据路径电路进行计算。
图11的框图示出了按照本发明第二实施例的数字匹配滤波器。参看图11，共享数据路径类型的数字匹配滤波器21-1和21-2每一个都包括扩频数据输入控制电路10、共享扩频数据路径寄存器电路77、附加采样电路8、算法电路9、另一附加采样电路88以及另一算法电路99。
图12示出了图11所示共享扩频数据路径寄存器电路77和附加采样电路8及88之间的连接形式。参看图12，示出的共享扩频数据路径寄存器电路77保持接收的扩频输入数据，向两个算法电路提供数据，并包括多个并行触发器组13。
附加采样电路88类似于附加采样电路8，选择共享扩频数据路径寄存器电路77的触发器组13的多个输出中的一个，并将选出的结果输出到算法电路99。附加采样电路88包括多个选择器(SLT)88a和一个’O’状态有限状态自动机(FSM)88b。
算法电路99类似于算法电路9，包括乘法器99a，它将附加采样控制电路的输出与扩频复制码元寄存器27输出的扩频复制码进行EXOR操作，以及加法电路99b，用以将乘法器99a的所有EXOR计算结果累加，并输出累加结果。
在具有上述构造的每一个数字匹配滤波器21-1和21-2中，共享扩频数据路径寄存器电路77的输出作为共用信号由附加采样电路8和附加采样电路88共享。附加采样电路8的输出乘上I信道的扩频码，并累加相乘结果，累加结果由算法电路9输出。类似地，附加采样电路88的输出乘上Q信道的扩频码，并累加相乘结果，累加结果由算法电路99输出。
如果附加采样数为4，因为共享扩频数据路径寄存器电路77中的触发器13安排成环形，并共享触发器组13的输出，尽管涉及附加采样电路8和88，但与普通数字匹配滤波器相比，每个数字匹配滤波器21-1和21-2的功率耗费改善了55％。
因为虽然采用宽带DS-CDMA系统的普通无线终端的去扩频部分所需数字匹配滤波器的数量是4，但是在本实施例中通过这种方式，进行宽带DS-CDMA系统接收机的解调部分中采用的数字匹配滤波器元件的低功率设计，可以将数字匹配滤波器的数量减少到2，并有效改善了切换行为，使得利用互相关计算特性、数据的相关性和对称性等等，可以减少整个电路系统的切换行为，将功率耗费减少到大约一半。在进行低功率耗费要求非常严格的设计，例如移动终端设计时这非常有效。此外，因为数字匹配滤波器是纯数字构造，因而可以与其他电路一起方便地集成到大规模集成电路中，这可以提高移动设备的小型化，并有利于终端成本的降低。
虽然在上述实施例中，采用触发器13a的选通端的方法被用作改善扩频数据路径寄存器电路7中的触发器组13的切换行为的方法，但本发明并不局限于上述实施例，可以使用多个触发器组的时钟端作为控制触发器组开关的方法。
图15示出了具有输入控制电路的时钟延迟类型触发器组控制电路的构造，在输入控制电路中采用触发器时钟端。参看图15，示出的触发器组14确定是否应当根据扩频数据输入控制电路10的控制信号，取来并保持接收的扩频数据。触发器组14包括8个触发器组14a、8个与门14b以及8个缓冲器14c。图15中的数字“8”表示接收的一个字的数据比特数，等于基本调制时多个调制值的数量。然后，将接收的一个字的数据中两个的补保持在触发器组14中，并输出到附加采样电路8。
然后，触发器组14的每个触发器14a根据对应的一个与门14b的输出，将接收扩频数据的一个比特保持一个周期。触发器14a使用延迟类型触发器(DDF)。
与门14b充当输入控制电路，并确定是否应当根据扩频数据输入控制电路10的控制信号，取来并保持接收的扩频数据。与门14b对扩频输入数据比特和扩频数据输入控制电路10输出的FF输入控制信号RB-CNT进行逻辑与，将其输出结果输入到触发器14a的D端。
缓冲器14c对FF输入控制信号RB-CNT进行延时，并将延时后的信号输出到触发器14a。
图16(a)示出了每个时钟延迟类型触发器14a的输入控制电路的构造，图16(b)则示出了触发器14a的时序图。
FF输入控制信号RB-CNT作为信号CNT-IN(缓冲器14c对其产生时延)输入到触发器14a的时钟端CK。
如果FF输入控制信号RB-CNT的输出打开，则扩频数据比特PND的路径打开，在控制信号CNT-IN的正沿扩频数据被取回触发器14a，从而置位触发器14a的输出的Q端。
相反，如果FF输入控制信号RB-CNT的输出关闭，则触发器14a进入睡眠状态，扩频数据比特没有被取回触发器14a，因此功率没有被耗费。
由此可以将触发器组14的时钟端的切换行为减少到普通构造的1/(抽头数×附加采样数)。这是因为在普通构造下，由上文给出的表达式(7)可知，工作的触发器组14的数量等于(扩频数据路径比特数×抽头数×附加采样数)，但是在上述构造中，因为仅是输入控制信号所打开的触发器组14，所以触发器组14中仅有等于(扩频数据路径比特数)的触发器14a被打开。
因为采用上述构造，通过对触发器14a采用FF输入控制信号RB-CNT而不是高速取样时钟信号作为每个触发器14a的时钟端，所以每个触发器14a的操作进入停止状态。
此外，在不偏离本发明的精神和范围的前提下，实际应用中时钟控制方法可以进行同样改进，改进的部分可以被替换成另一电路。
作为改进时钟控制方法的一个例子，图17示出了反相时钟类型触发器列控制电路的构造。参看图17，触发器组15确定是否应当根据扩频数据输入控制电路10的控制信号，取来并保持接收的扩频数据。触发器组15包括8个触发器组15a、8个与门15b、8个与门15c以及反相器15d。还需要注意，图17中的数字“8”表示接收的一个字的数据比特数，等于基本调制时多个调制值的比特数量。然后，将接收的一个字的数据中两个的补保持在触发器组15中，并输出到下一级附加采样电路8。
图18(a)说明了每个触发器15a的输入控制方法。
参看图18(a)，触发器15a的每个触发器14a根据对应的一个与门15b的输出，将接收扩频数据的一个比特保持一个周期。
与门15b对扩频数据比特和扩频数据输入控制电路10输出的FF输入控制信号RB-CNT进行逻辑与，将其输出结果输入到触发器15a的D端。
与门15c对反相器15d输出的反相时钟CLK和FF输入控制信号RB-CNT进行逻辑与，将其输出结果输入到触发器15a的CK端。
反相器15d反相时钟信号CLK，将其结果时钟输出到与门15c。
图18(b)示出了触发器15a的时序图。
如果FF输入控制信号RB-CNT的输出打开，则扩频数据比特PND的路径打开，在时钟信号CK的正沿扩频数据被取回每个触发器15a。
反相时钟信号CLK仅在FF输入控制信号RB-CNT打开时才输入到触发器输入端CK。
相反，如果FF输入控制信号RB-CNT的输出关闭，因为每个触发器15a进入睡眠状态，扩频数据比特没有被取回触发器15a，因此功率没有被耗费。
基于上述构造，因为通过对高速采样时钟信号和FF输入控制信号RB-CNT进行逻辑与，而不是直接将采样时钟信号输入到触发器的时钟端，所以触发器的操作进入停止状态，从而实现了低功率耗费。
此外，虽然在上述实施例中使用了采用循环环的扩频数据输入控制系统作为改善扩频数据路径寄存器电路7的触发器列的切换行为的方法，但本发明并不局限于该特定方法，在不偏离本发明的精神和范围的前提下，可以具体化成多种改进形式，并且扩频数据输入控制系统可以由独立电路生成。
例如在上述实施例中，使用了采用循环环的控制系统作为扩频数据输入控制系统，循环环中包括的触发器的数量大到(抽头数×附加采样数)。相应地，控制系统可以采用一种二进制计数器系统，其特征在于，它包括数量相对较少的触发器。
采用二进制计数器系统的扩频数据输入控制电路和扩频数据路径寄存器电路7之间的连接结构在图19中示出。参看图19，示出的二进制计数器类型扩频数据输入控制电路16在每个时片时段将接收的扩频数据连续写入扩频数据路径寄存器电路7的触发器组13中指定的一组，并且包括K比特计数器17和解码器18。
K比特计数器17时二进制计数器，它指定了扩频数据应当写入的一个触发器组13的顺序号。
此处要求K的值大于等于触发器组13的总级数，抽头数由T表示，附加采样数由O表示，得到下式2k≥T×O例如，抽头数为256，附加采样数为4，K≥log2(256×4)因此，K=10。
解码器18将K比特计数器17的值解码得到扩频数据应当写入的唯一的一个触发器组13，激活该触发器组13并更新其数据。
如果采样上述方法，每个触发器组13在扩频数据路径寄存器电路7中的位置与K比特计数器的值一致。此外，因为计数器值表示了计数器的状态，它在任一特定时刻具有单个值，并且因为它指定了特定的一个触发器组13，所以如果计数器值按照所需条件增减，则能够得到循环环的效果。
如果以这种方式采用所描述的构造，可以减少生成的电路系统规模，减少功率耗费。
通过以这种方式进行的改进，利用互相关计算特性、数据的相关性和对称性等等，进行采用宽带DS-CDMA系统接收机的解调部分中采用的数字匹配滤波器元件的低功率设计，有效改善了切换行为，减少了功率耗费。在进行低功率耗费要求非常严格的设计(例如移动终端)时它非常有效。此外，因为数字匹配滤波器是纯数字构造，因而可以与其他电路一起方便地集成到大规模集成电路中，这可以提高移动终端的小型化，并有利于终端成本的降低。
最后，本发明并不局限于上述特定实施例，并且可以逆转触发器逻辑，或者可以通过多个比特表示特定有限状态。在不偏离本发明范围的前提下，自然可以通过这种方式进行变化和改进。
权利要求
1．一种匹配滤波器，包括一个扩频数据路径部分，包括多个彼此并行的数据保持部分以接收输入的扩频数据；一个扩频数据输入控制部分，用以根据扩频数据输入，对所述扩频数据路径部分的所述数据保持部分进行连续数据保持控制；以及一个算法部分，用以将所述扩频数据路径部分的所述数据保持部分的输出乘上扩频码，将相乘的结果相加，并输出相加的结果。
2．一种匹配滤波器，包括一个扩频数据路径部分，包括多个彼此并行的数据保持部分以接收输入的扩频数据；一个扩频数据输入控制部分，用以根据扩频数据输入，对所述扩频数据路径部分的所述数据保持部分进行连续数据保持控制；以及多个算法部分，用以将所述扩频数据路径部分的所述数据保持部分的输出作为发送给所述多个算法部分的共用信号，逐个将所述数据保持部分的输出乘上扩频码，将相乘的结果相加，并输出相加的结果。
3．根据权利要求1或2的匹配滤波器，其中所述扩频数据输入控制部分包括一个循环的环，该环包括多个有限状态保持部分，组织成环形以使所述多个有限状态保持部分的状态可以连续变化，从而所述循环环中所述多个有限状态保持部分中仅有一个部分的状态不同于所述多个有限状态保持部分中其他部分的状态，以连续更新所述扩频数据路径部分的所述数据保持部分的数据保持。
4．根据权利要求1或2的匹配滤波器，其中所述扩频数据输入控制部分包括一个计数器，基于所述计数器的计数结果，连续更新所述扩频数据路径部分的所述数据保持部分的数据保持。
5．根据权利要求1或2的匹配滤波器，还包括一个门电路，在所述扩频数据路径部分的扩频数据输入侧提供，用于根据所述扩频数据输入控制部分的控制信号，控制是否应将扩频数据输入到所述扩频数据路径部分。
6．根据权利要求1或2的匹配滤波器，还包括一个时延部分，在所述扩频数据路径部分的所述数据保持部分的时钟输入侧提供，用于延迟来自所述扩频数据输入控制部分的控制信号以产生一个时延输出，并将该时延输出作为时钟输入信号输入到所述数据保持部分。
7．根据权利要求1或2的匹配滤波器，还包括一个逻辑电路部分，在所述扩频数据路径部分的所述数据保持部分的时钟输入侧提供，用于反相系统时钟信号，将反相后的系统时钟信号与来自所述扩频数据输入控制部分的控制信号进行逻辑与，生成逻辑与操作结果，并将该逻辑与操作结果作为时钟输入信号输入到所述数据保持部分。
8．根据权利要求1或2的匹配滤波器，还包括一个选择器部分，插入在所述扩展数据路径部分和所述算法部分之间，能够将所述数据保持部分的输出选择性输出到所述算法部分，以及一个选择器控制部分，用于实现所述选择器的选择控制。
9．一种CDMA通信系统的无线接收装置，包括一个去扩频解调部分，用以对CDMA通信系统通过接收天线接收的接收信号进行去扩频解调；所述去扩频解调部分包括一个匹配滤波器，该匹配滤波器又包括一个扩频数据路径部分，该扩频数据路径部分包括多个彼此并行的数据保持部分以接收输入的扩频数据，一个扩频数据输入控制部分，用以根据扩频数据输入，对所述扩频数据路径部分的所述数据保持部分进行连续数据保持控制，以及一个算法部分，用以将所述扩频数据路径部分的所述数据保持部分的输出乘上扩频码，将相乘的结果相加，并输出相加的结果。
10．一种CDMA通信系统的无线接收装置，包括一个去扩频解调部分，用以对DS-QPSK CDMA通信系统通过接收天线接收的接收信号进行去扩频解调；所述去扩频解调部分包括一个匹配滤波器，该匹配滤波器又包括一个扩频数据路径部分，该扩频数据路径部分包括多个彼此并行的数据保持部分以接收输入的扩频数据，一个扩频数据输入控制部分，用以根据扩频数据输入，对所述扩频数据路径部分的所述数据保持部分进行连续数据保持控制，第一算法部分，用以将所述扩频数据路径部分的所述数据保持部分的输出乘上I信道扩频码，将相乘的结果相加，并输出相加的结果，以及第二算法部分，用以将所述扩频数据路径部分的所述数据保持部分的输出乘上Q信道扩频码，将相乘的结果相加，并输出相加的结果。
全文摘要
本发明提供了一种匹配滤波器,选择优化体系结构,在设计该匹配滤波器时,采用低功率耗费设计技术进行数字电路设计,从而有效减少了整个电路系统的切换行为,大大减少了功率耗费。该匹配滤波器包括一个数据输入控制部分,一个扩频数据路径部分,以及一个算法部分,用以将扩频数据路径部分输出的接收扩频数据与该算法部分自身生成的扩频复制码元进行异或操作,将异或操作的结果相加,并输出相加的结果。
文档编号H03H15/00GK1228650SQ9812380
公开日1999年9月15日 申请日期1998年10月30日 优先权日1998年3月5日
发明者陈奔 申请人:富士通株式会社