专利名称：经改进的Turbo编码交织器的制作方法
技术领域：
本发明涉及电子通信系统，具体地说，涉及用于执行编码调制的交织器。
背景技术：
已发现已知为编码调制的用来对通信信道进行编码的技术来提高电子通信系统(诸如调制解调器和无线通信系统)的误比特率(BER)。已证明Turbo(强力)编码调制是一种用于“随机误差”信道的实用的、功率有效及带宽有效的调制方法，上述信道的特征在于加性白高斯噪声(AWGN)或衰落。例如，在码分多址(CDMA)环境中已发现这些随机误差信道。
Turbo编码的主要新颖性是交织器，它在将原始接收到的或发送的数据帧输入到第二编码器之前置换它们。由执行随机化算法的处理器完成置换，其结构是熟知的。将经置换的数据帧与原始数据帧组合已表明达到了在AWGN和衰减信道中的低误码率。交织处理以这种方法来增加数据分集，从而如果传输中经调制的码元产生畸变，那么在解码器中利用纠错算法可恢复该误差。
传统的交织器集合要发送的信号点或者将它们成帧为矩阵，其中一次顺序填充该矩阵的一行。在已成帧预定数量的信号点之后，通过顺序读出要发送的矩阵各列，使交织器为空。结果，在相同矩阵行中那些在原始信号点流中相互紧靠的信号点被其数量等于矩阵中行数的信号点隔开。理想的是，选择行和列数，从而在传输之后，相互相关的信号点被大于预计长度的该信道的突发差错隔开。然而，这是不实用的。当行数增加时，由于信号点成帧，使得信号延迟也增加。结果，对于交织器的大小有一系统约束，以将信号延迟保持在可接受的范围内。另一方面，限制交织器的尺寸限制了时间不同(time-diverse)相互相关的信号点的分隔，因而限制了对交织器所获得的误差性能的改进。
存在两种传统的交织方法均匀交织(即，规则的交织方法)；和非均匀交织(即，伪不规则交织方法)。在均匀交织的情况下，可由较低权重的FC构成较高权重的有限码字(FC)(finite code word)。因此，低权重FC输出序列的某一“重复模式”可在均匀交织turbo编码器的输出流中发生。然而，均匀交织不能有效地去相关两个编码器的输出，因此，所得turbo编码的最小距离不能如人们所希望的那样增加。
另一方面，不均匀交织获得更好的数据“最大分散(scattering)”和输出序列的“最大不规则”，这意味着在turbo编码器的输出序列中更加均匀地分扩由两个卷积编码引入的冗余。将最小距离增加到比均匀交织所需的值更大的值。对于非均匀交织的一个永久性的问题是如何获得有效的“非均匀性”，因为交织算法只能基于伪不规则方法。除了这些，实施该方案所采用的手段应可用于实际应用中。此外，传统交织器需要在编码器中的大量存储空间。传统交织矩阵还需要延迟补偿，这限制了它们在具有实时要求的应用中的用途。
因此，需要一种能够加强非均匀性的交织编码的系统和方法。
还需要一种所要求的延迟补偿最小的交织编码的系统和方法。
本发明的目的在于提供一种提高非均匀性交织编码的系统和方法。
本发明的另一个目的在于提供一种所要求的延迟补偿最小的交织编码的系统和方法。
发明概述根据本发明的教义，通过交织数据帧的本发明可实现这些和其它目的，其中数据帧具有预定尺寸并由各部分构成。本发明的实施例包括构成来接收和存储数据帧的存储器。一旦接收到，就由具有预定行尺寸的多行和具有预定列尺寸的多列索引数据帧。预定行尺寸和预定列尺寸的乘积等于数据帧的预定尺寸。
将处理器耦合到存储器，并用于将数据帧分成多个部分。处理器还用于产生多个部分具有的置换序列，其中根据i1(n1)=α1^(n1)mod(P1)通过多行索引多个部分，其中P1是大于预定行尺寸的质数，n1是范围在1至P1-1(包括P1-1)内的整数，而α1是P1的根。该算法使得i1(n1)是在1和预定行尺寸之间的唯一数。
还构成处理器以产生多个部分的置换序列，其中根据i2(n2)=α2^(n2)mod(P2)通过多列索引多个部分，其中P2是大于预定列尺寸的质数，n2是范围在1至P2-1(包括P2-1)内的整数，而α2是P2的根。该算法使得i2(n2)是在1和预定列尺寸之间的唯一数。结果是数据帧的交织部分。
附图简述结合附图，通过对示例实施例的详细描述，能够更加清楚地理解本发明，其中
图1是典型的turbo编码器的视图。
图2a和2b是示出根据本发明经改进的turbo编码交织器的操作流程图。
图3是示出根据本发明改进的turbo编码交织器的另一个实施例的流程图。
发明的详细描述本发明是一种用于交织编码的装置和方法。该交织器取每N数据位的输入数据帧并在第二编码器编码之前以伪随机方法来重新排列它们。本发明可在卫星通信系统、无线电话系统、调制解调器、计算机等中使用。
交织器以缺乏任何明显的次序的方法对各位进行排序。本发明可比传统交织器更好地执行，即使在数据帧很小的情况下(即，N大约是几千的情况下)。这是通过获得比传统交织器更加多样(diverse)的“分散”来完成的。图1示出了标准的turbo编码器。它包含两个编码器10和20以及交织器30。编码器10和20并行连接而使交织器30串接与在第二编码器20之前。第一编码器10的输出是低权重编码50，而第二编码器20的输出是高权重编码60。这些输出可以到诸如编码缩短(puncturing)机构(未图示)的装置来周期性地删除所选位以减小编码开销。此外，还可将交织器70的输出直接发送到缩短机构，当这不是必需的。此外，本发明还可与需要编码交织的其它非turbo编码系统一起使用。
本发明揭示交织器的两个实施例，它们可提高传统turbo编码的性能。将第一实施例称为Galya交织器，而将第二实施例称为跳频(FH)交织器。这两个实施例都基于数论原理，而且这两个实施例都可以软件或硬件来实施(即，特定用途集成电路(ASIC)、可编程逻辑阵列(PLA)或任何其它适当的逻辑装置，其结构是已知的)。
在第一实施例中，Galya交织器，信息位矩阵具有N1行和N2列，从而N1*N2=N。此外，还存在质数P1和P2，它们分别大于N1和N2(即，P1＞N1和P2＞N2)。较佳的是，这些质数应是分别大于N1和N2的最低质数，当不是必需的。运用传统方法可为这些质数确定初始根(initial root)α1和α2。采用上述参数，由下列等式定义用于Galya交织器的位序列产生i1(n1)=α1^(n1)mod(P1)，其中n1=1,2,…,P1-1；和i1(n1)≤N1；和i2(n2)=α2^(n2)mod(P2)，其中n2=1,2,…,P2-1；和i2(n2)≤N2。
对于N=256,N1=N2=16,P1=P2=17,α1=α2=3。
图2a和2b示出上述实施例以软件或硬件的实施方案。上述等式可以并行或串行方法来实施。在图2a中，步骤200定义表示块长度N1的参数。将用来存储位序列的阵列i1(n1)定义成尺寸N1并初始化(步骤210)。接着，定义质数P1大于N1(步骤220)。步骤230定义N1的初始根，称为α1。定义计数器n1并将它初始化为1(步骤240)且每次通过循环都递增(步骤270)。如步骤260所示，计数器确定何时断开(break out of)循环(步骤250)，其中上述循环对数据帧中的每个码元的位序列，i1(n1)，计数。当已置换整个数据帧时，循环有条件地断开。还可调节循环以对接收到的或发送的数据帧部分进行交织。
在步骤2b中，步骤400定义表示块长度N2的参数。将存储位序列的阵列定义为尺寸N2并对它初始化(步骤410)。接着，定义质数P2大于N2(步骤420)。步骤430定义N2的初始根，α2。定义计数器n2并将它初始化为1(步骤440)，而且每次通过循环都递增(步骤470)。如步骤460所示，计数器确定何时断开循环，上述循环对数据帧中的每个码元的位序列，i2(n2)，计数(步骤450)。当已置换整个数据帧时，循环有条件地断开。还可调节循环以交织接收到的或发送的数据帧部分。
在第二实施例中，FH交织器假设块长度(或数据帧尺寸)是N。此外，存在大于N的质数P。较佳的是，质数应是大于N的最低质数，但不是必需的。对于给定的质数，可以用传统方法找出初始根α。于是，例如，如果N=256，那么P=257和α=3。采用上述参数，由下列等式定义对于FH交织器的位序列产生i(n)=α^(n)mod(P)，其中n=1,2,…,P-1,i(n)≤N。
图3示出用软件或硬件实施上述实施例的方法。步骤300定义表示块长度N的参数。将用于存储位序列的阵列定义为尺寸N并初始化(步骤310)。接着，定义质数P大于N(步骤320)。步骤330定义N的初始根，α。定义计数器n并将它初始化为1(步骤340)，而且每次通过循环都递增(步骤370)。如步骤360所示，计数器确定何时断开循环，上述循环对在数据帧中的每个码元的位序列i(n)计数(步骤350)。当置换整个数据帧时，该循环有条件地断开。可调节循环以交织接收到的或发送的数据帧部分。
熟悉本技术领域的人员认识到可使用对于阵列i(n)的任一初始值i1(n1)或i2(n2)，且在本发明的范围内。例如，初始值可包含0、1、2，等，或者用不同的初始化数据可产生模板(template)。此外，在编程过程中用不同起始值的索引是很普遍的。于是，n、n1和n2可以是任何整数，而且可因此调节循环断开条件n≤N、n1≤N1、n2≤N2，并落在本发明的范围内。
所揭示的交织器可与现有的turbo编码结构兼容，而且可与当前解码算法兼容。这些交织器提供超级性能，而不增加系统复杂度。
此外，熟悉本技术领域的人员认识到解交织器可用来解码已交织的数据帧。在现有技术中已知用于解码turbo编码的解交织器的结构。在此不对它们做进一步的描述。因此，对于解交织可运用下述置换序列构成对应于第一实施例的解交织器i1(n1)=α1^(n1)mod(P1)，其中n1=1,2,…,P1-1；而且i1(n1)≤N1；和i2(n2)=α2^(n2)mod(P2)，其中n2=1,2,…,P2-1；而且i2(n2)≤N2。
接着，还可用下列置换序列构成对应于第二实施例的解交织器用于解交织i(n)=α^(n)mod(P)，其中n=1,2,…,P-1；而且i(n)≤N。
可见，本发明有效地获得上述目的，这从前面的描述可显而易见。特别是，本发明提供了一种交织编码的系统和方法。
应理解，可对上述结构和上述操作序列进行改变，而不偏离本发明的范围。因此，上面的描述以及附图中所示都只是用于示例而非限制作用。
应理解，所附权利要求书覆盖了这里所述的本发明的所有一般和特殊特征，而且关于本发明范围的所有描述(只是语言问题)都落在其间。
权利要求
1．一种用于交织具有预定尺寸的数据帧的多个部分的装置，其特征在于，包含存储器，构成以接收和存储用具有预定行尺寸的多行和具有预定列尺寸的多列索引的所述数据帧，其中所述预定行尺寸和所述预定列尺寸的乘积等于所述数据帧的所述预定尺寸；处理器，耦连到所述存储器，用于将所述数据帧分成所述多个部分并根据i1(n1)=α1^(n1)mod(P1)产生由多行索引的所述多个部分的置换序列，其中P1是大于所述预定行尺寸的质数、n1是从1至P1-1并包含P1-1范围内的整数，以及α1是P1的根，它使i1(n1)成为在1和所述预定行尺寸之间的唯一数；和构成所述处理器以根据i2(n2)=α2^(n2)mod(P2)产生由所述多列索引的所述多个部分的置换序列，其中P2是大于所述预定列尺寸的质数、n2是在1至P2-1并包含P2-1的范围内的整数和α2是P2的根，它使得i2(n2)成为在1和所述预定列尺寸之间的唯一数，从而交织所述数据帧的各部分。
2．如权利要求1所述的装置，其特征在于，所述多个部分具有预定尺寸，其中所述预定尺寸至少是1位。
3．如权利要求1所述的装置，其特征在于，所述处理器是特定用途集成电路(ASIC)。
4．如权利要求1所述的装置，其特征在于，还包括解交织器，其中所述解交织器根据所述置换序列i1(n1)=α1^(n1)mod(P1)解交织由所述多行索引的所述多个部分。
5．如权利要求1所述的装置，其特征在于，还包括解交织器，其中所述解交织器根据所述置换序列i2(n2)=α2^(n2)mod(P2)解交织由所述多列索引的所述多个部分。
6．一种用于交织具有预定尺寸的数据帧的多个部分的装置，其特征在于，包含存储器，构成来接收和存储所述数据帧；和处理器，耦连到所述存储器以将所述数据帧分成所述多个部分并根据i(n)=αnmod(p)产生所述多个部分的所述置换序列，其中P是大于所述数据帧的所述预定尺寸的质数，n是从1至P-1包含P-1的范围内的整数，α是P的根，它使得i(n)成为在1和所述数据帧的所述预定尺寸之间的唯一数，从而交织所述数据帧的各部分。
7．如权利要求6所述的装置，其特征在于，所述多个部分具有预定尺寸，所述预定尺寸至少是一位。
8．如权利要求6所述的装置，其特征在于，所述处理器是特定用途集成电路(ASIC)。
9．如权利要求6所述的装置，其特征在于，还包括解交织器，其中所述解交织器根据所述置换序列解交织所述多个部分。
10．一种用于交织具有预定尺寸的数据帧的多个部分的方法，其特征在于，包含接收和存储所述数据帧；用具有预定行尺寸的多行和具有预定列尺寸的多列索引所述数据帧，所述预定行尺寸和所述预定列尺寸的乘积等于所述数据帧的所述预定尺寸；把所述数据帧分成所述多个部分；根据i1(n1)=α1^(n1)mod(P1)置换由所述多行索引的所述多个部分，其中P1是大于所述预定行尺寸的质数，n1是在1至P1-1并包含P1-1的范围内的整数，而且α1是P1的根，它使得i1(n1)成为在1和所述预定行尺寸之间的唯一数；和根据i2(n2)=α2^(n2)mod(P2)置换由所述多列索引的所述多个部分，其中P2是大于所述预定列尺寸的质数，n2是在1至P2-1并包含P2-1的范围内的整数和α2是P2的根，它使得i2(n2)成为在1和所述预定列尺寸之间的唯一数，从而交织所述数据帧的各部分。
11．如权利要求10所述的方法，其特征在于，所述多个部分具有预定尺寸，其中所述预定尺寸至少是一位。
12．如权利要求10所述的方法，其特征在于，通过运用特定用途集成电路(ASIC)可完成所述置换。
13．如权利要求10所述的方法，其特征在于，通过运用微处理器实现所述置换。
14．如权利要求10所述的方法，其特征在于，通过运用软件实现所述置换。
15．如权利要求10所述的方法，其特征在于，还包括根据所述置换序列i1(n1)=α1^(n1)mod(P1)解交织由所述多行索引的所述多个部分。
16．如权利要求10所述的方法，其特征在于，还包括根据所述置换序列i2(n2)=α2^(n2)mod(P2)解交织由所述多列索引的所述多个部分。
17．一种用来交织具有预定尺寸的数据帧的多个部分的方法，其特征在于，包含接收和存储所述数据帧；把所述数据帧分成所述多个部分；根据i(n)=α^(n)mod(P)置换所述多个部分，其中P是大于所述预定尺寸的所述数据帧的质数，n是在1至P-1并包含P-1的范围内的整数，和α是P的根，它使得i(n)成为在1和所述数据帧的所述预定尺寸之间的唯一数。
18．如权利要求17所述的方法，其特征在于，所述多个部分具有预定尺寸，其中所述预定尺寸至少是一位。
19．如权利要求17所述的方法，其特征在于，通过运用特定用途集成电路(ASIC)实现所述置换。
20．如权利要求17所述的方法，其特征在于，通过运用微处理器实现所述置换。
21．如权利要求17所述的方法，其特征在于，通过运用软件实现所述置换。
22．一种用于交织具有预定尺寸的数据帧的多个部分，其特征在于，包含用于接收和存储所述数据帧的装置；用于利用具有预定行尺寸的多行和具有预定列尺寸的多列索引所述数据帧的装置，其中所述预定行尺寸和所述预定列尺寸的乘积等于所述数据帧的所述预定尺寸；用于将所述数据帧分成所述多个部分的装置；用于根据i1(n1)=α1^(n1)mod(P1)置换由所述多行索引的所述多个部分的装置，其中P1是大于预定行尺寸的质数，n1是从1至P1-1并包含P1-1的范围内的整数，而且α1是P1的根，它使得i1(n1)是在1和所述预定行尺寸之间的唯一数；和用于根据i2(n2)=α2^(n2)mod(P2)置换由所述多列索引的所述多个部分的装置，其中P2是大于预定列尺寸的质数，n2是从1至P2-1并包含P2-1的范围内的整数，而且α2是P2的根，它使得i2(n2)是在1和所述预定列尺寸之间的唯一数。
23．如权利要求22所述的装置，其特征在于，所述多个部分具有预定尺寸，其中所述预定尺寸至少是一位。
24．如权利要求22所述的装置，其特征在于，通过特定用途集成电路(ASIC)实现用于置换的所述装置。
25．如权利要求22所述的方法，其特征在于，通过微处理器实现用于置换的所述装置。
26．如权利要求22所述的装置，其特征在于，通过运用软件实现用于置换的所述装置。
27．如权利要求22所述的方法，其特征在于，还包括用于根据所述置换序列i1(n1)=α1^(n1)mod(P1)解交织由所述多行索引的所述多个部分的解交织装置。
28．如权利要求22所述的方法，其特征在于，还包括用于根据所述置换序列i2(n2)=α2^(n2)mod(P2)，解交织由所述多列索引的所述多个部分的解交织装置。
29．一种用于交织具有预定尺寸的数据帧的多个部分的装置，其特征在于，包含用于接收和存储所述数据帧的装置；用于将所述数据帧分成所述多个部分的装置；和用于根据i(n)=α^(n)mod(P)置换所述多个部分的装置，其中P是大于所述数据帧的所述预定尺寸的质数，n是从在至P-1并包含P-1的范围内的整数，α是P的根，它使得i(n)成为在1和所述预定尺寸之间的唯一数。
30．如权利要求29所述的装置，其特征在于，所述多个部分具有预定尺寸，其中所述预定尺寸至少是一位。
31．如权利要求29所述的装置，其特征在于，运用特定用途集成电路(ASIC)实现用于置换的所述装置。
32．如权利要求29所述的装置，其特征在于，运用微处理器实现用于置换的所述装置。
33．如权利要求29所述的装置，其特征在于，运用软件实现所述置换。
34．如权利要求29所述的装置，其特征在于，还包括用于根据所述置换序列解交织所述多个部分的解交织装置。
全文摘要
用于交织编码的系统和方法包括对接收到并存储在存储器中的数据帧起作用的处理器。所述处理器把数据帧部分分开并利用根据数论理论的公式获得最大数据分散射。
文档编号H03M13/29GK1311922SQ99809308
公开日2001年9月5日 申请日期1999年8月2日 优先权日1998年8月3日
发明者崔健, 童文, 汪瑞, M·巴库林, A·克洛玛, V·克赖因德林, Y·夏那科夫 申请人:诺泰网络有限公司