专利名称：具有包含矩形同轴传输线的平衡变换器的微波混频器的制作方法
技术领域：
本发明涉及微波混频器，诸如用多层微波集成电路构成并带有矩形同轴传输线的混频器。具体而言，本发明揭示一种新混频器设计，其中以多层拓扑实现由通常工作在0.9GHz～6GHz的矩形同轴传输线构成的平衡变换器(baluns)，并利用该变换器减小微波混频器的体积和重量，且降低其成本。
当前对卫星、军用及其他尖端数字通信系统的要求都遇到微波技术。
这些系统中有许多采用混频器把信号相乘并变换频率。发射机和接收机的应用中都采用混频器。
微波混频器可按其结构所用技术分类。例如，微波集成电路(MIC)通常包括用于微波的分立半导体元件，单片微波集成电路(MMIC)通常直接在电路基片上包含也是用于微波的半导体器件。另一种MMIC包含带有梁式引线的陶瓷基片。以上种情况下，电路都包含铜或其他适当金属。
另一类混频器利用集总元件技术。包含线绕变压器的平衡变换器提供较大的带宽且体积小，但高端频率受限制。此外，集总元件技术又是劳动密集型的技术，因而生产成本高。
典型的MIC混频器做成单层或双面，并包含肖特基二极管。这些混频器通常是无源器件，不需要直流偏压。该电路悬挂在金属框上或封装入具有引脚、导线或其他连接件的壳体内。MIC混频器在高频和大带宽内工作良好。体积一般随频率降低而增大。
另一方面，厚膜MMIC混频器通常将无源肖特基二极管集成在陶瓷基片上。该基片本身可形成表面安装接口，不需要另外的封装用于连接其他电子元件。因此，厚膜MMIC混频器一般比MIC混频器小。然而，厚膜MMIC混频器通常工作在比MIC混频器窄的带宽。
薄膜MMIC混频器通常直接在硅基片或砷化镓基片上包含二极管或场效应晶体管(FEI)。薄膜MMIC混频器比MIC混频器小，可按芯片的形式提供，但常封装成表面安装元件。虽然这种混频器能工作在高频，但通常工作在比MIC混频器窄的带宽内。可大带宽工作，但开发成本高，需要相关的设计和铸造费用。
总之，当前的技术具有本发明谋求克服的若干缺点。MMIC技术提供的带宽通常有限，并且开发成本高。集总元件技术高端频率受限制，并且要劳动密集生产。MIC技术生产的电路体积较大，利用金属框或壳体，使封装体积进一步加大。
发明概要本发明涉及一种改进的多层微波混频器，该混频器利用新颖的分布平衡变换器技术实现，在减小体积和降低成本方面取得优于传统MIC和MMIC混频器的性能。所揭示的平衡变换器结构利用矩形同轴传输线，工作于约0.9GHz～6GHz的范围内。本发明的其他实施例能工作在较低或较高的频率。
此微波混频器最好包含具有氯四氟乙烯、玻璃和陶瓷组成的约7个基片层的均匀结构。各组成材料的热膨胀系数(CTE)最好接近铜的热膨胀系数，如约每摄氏度百万分之7至约每摄氏度百万分之27。
虽然这些层可具有诸如约1至约100的大范围介电常数，但在具有期望特性的本发明基片中，这些层，市场可供应，具有约2.9至约10.2的典型介电常数。
这些层最好具有约0.005英寸至约0.100英寸的厚度，用铜或其他适当导体金属化。铜可镀上例如锡、镍/金组合或锡/铅。
最好通路孔连接层间电路，以形成平衡变换器的各部分；该通路孔可有各种形状，例如圆、缝隙和/或椭圆。
本发明的一个目的是提供一种性能优于现有平衡变换器且体积和重量减小的新颖平衡变换器结构。
本发明的另一目的是提供一种性能优于现有平衡变换器且降低制造成本的新颖平衡变换器结构。
本发明的另一目的是提供一种利用形成紧凑的表面封装界面的基片的平衡变换器。
本发明的又一目的是提供一种利用无需额外封装的基片的平衡变换器。
本发明的再一目的是提供一种有效带宽大于MMIC混频器所用集总等效平衡变换器的平衡变换器。
图1为本发明较佳实施例的图，其中多层混频器有7层。
图2为多层双平衡微波混频器较佳实施例的电路图。
图3为全对称多层双平衡微波混频器较佳实施例的电路图。
图4为埋入图1所示多层混频结构中的矩形同轴传输线截面图。
图5为具有图2所示电路的7层微波混频器中第2和第3层结合的俯视图。
图6为具有图3所示电路的7层微波混频器中第2和第3层结合的俯视图。
图7a为具有图3所示电路的7层微波混频器中未完成的第3层的俯视图。
图7b为具有图3所示电路的7层微波混频器中未完成的第3层的仰视图。
图8为具有图3所示电路的7层微波混频器中未完成的第2层的俯视图。
图9a为具有图3所示电路的7层微波混频器中未完成的结合的第2和第3层的俯视图。
图9b为具有图3所示电路的7层微波混频器中未完成的结合的第2和第3层的仰视图。
图9c为具有图3所示电路的7层微波混频器中未完成的结合的第2和第3层的侧视图。
图10为具有图3所示电路的7层微波混频器中第5、6和7层结合的俯视图。
图11a为具有图3所示电路的7层微波混频器中未完成的第5层的俯视图。
图11b为具有图3所示电路的7层微波混频器中未完成的第5层的仰视图。
图12a为具有图3所示电路的7层微波混频器中未完成的第6层的俯视图。
图12b为具有图3所示电路的7层微波混频器中未完成的第6层的仰视图。
图13a为具有图3所示电路的7层微波混频器中未完成的结合的第5和第6层的俯视图。
图13b为具有图3所示电路的7层微波混频器中未完成的结合的第5和第6层的仰视图。
图13c为具有图3所示电路的7层微波混频器中未完成的结合的第5和第6层的侧视图。
图14a为具有图3所示电路的7层微波混频器中第4层的俯视图。
图14b为具有图3所示电路的7层微波混频器中第4层的仰视图。
图15a为具有图3所示电路的7层微波混频器中未完成的第7层的俯视图。
图15b为具有图3所示电路的7层微波混频器中未完成的第7层的仰视图。
图16为具有图3所示电路的7层微波混频器中未完成的第1层的俯视图。
图17a为具有图3所示电路的7层微波混频器中6层子组件的二极管布局俯视图。
图17b为具有图3所示电路的7层微波混频器中6层子组件的侧视图。
图18a为具有图3所示电路的7层微波混频器中的已完成组件俯视图。
图18b为具有图3所示电路的7层微波混频器中的已完成组件仰视图。
图18c为具有图3所示电路的7层微波混频器中的已完成组件侧视图。
图19为具有图2所示电路的7层微波混频器中第5、6和7层的俯视图。
发明的详细描述I.导言本说明所述微波混频器包含基片层的叠堆。基片“层”定义为在1面或2面含有电路的基片。一层可具有一些埋入的半导体器件，如二极管、放大器、晶体管或其他器件。
将基片层的叠堆结合成多层结构。多层结构可具有少量的层或许多层。参照图1所示具有7层的较佳实施例，基片层1、2、3、4、5、6、7组成具有7层的多层结构100。多层结构100按照后文所述的步骤制作时包含具有矩形平衡变换器的双平衡混频器电路。如本说明书所述的矩形平衡变换器为一些频率提供良好的性能。II.多层结构较佳实施例中，基片厚度约为0.005英寸至0.100英寸，是聚四氟乙烯(PTFE)、玻璃和陶瓷的复合体。多层电路领域的普通技术人员公知，PTFE是较佳熔焊材料，而添加玻璃和陶瓷，即用于改变介电常数并增加可靠性。代替材料将可市购。可用较厚的基片，但造成电路实际体积大，许多应用中都不希望这样。基片的组成材料最好具有与铜的CTE接近的CTE，诸如从约每摄氏度百万分之1至每摄氏度百万分之27。基片通常具有约2.9至约10.2范围内的相对介电常数(Er)。可用Er为其他值的基片，但目前市面上不易购得。
图1所示较佳实施例中，层1的基片具有约0.030英寸的厚度，其Er为约3.0；层4、层7的基片具有约0.020英寸的厚度，其Er为约3.0；而层2、层3、层5、层6基片具有约0.10英寸的厚度，其Er为约6.15。通过用铜金属化基片形成电路，并且用通路孔连接。其中，金属化铜通常厚度为0.0002至0.0100英寸，最好为约0.0005至0.0025英寸；通路孔最好镀铜，其直径通常为0.005至0.125英寸，最好为约0.008至0.019英寸。采用具有特定温度和压力分布的熔焊工序，直接将基片层结合在一起(后文所述步骤中详述)。形成包含均匀介电材料的多层结构100。熔焊工序已为制作多层聚四氟乙烯陶瓷/玻璃(PTFE复合物)电路领域的普通技术人员所公知。然而，下面简述该工序的一个例子。
在热压器或液压机中首先加热基片到超过PTFE熔点，从而完成熔化。利用有引脚的夹具使各层对齐固定，以便工序流程中稳定。此工序期间，PTFE树脂状态变为粘性液体，从而相邻的层在压力下熔合。接合压力通常从约100PSI变化到约1000PS，接合温度通常从约350℃变化到450℃。然后，一个压力和温度分布的例子是温度从室温升到240℃下，加压200PSI 40分钟，然后，该压力在温度升到375℃下施加45分钟，停留在375℃施加15分钟，跳到35℃的情况下施加90分钟。
可用多层结构100实施有用的微波混频器电路，如图2所示的电路200或图3所示的电路300。电路200和电路300构成本发明的2个较佳实施例。然而，应认识到其他的电路也可实施多层结构100的一般结构，并且可用数量较少的层或数量较多的层。还应认识到通路孔设计领域的技术人员可设计不同于这里提供的形状和/或直径的通路孔。下面说明电路200和电路300。III.双平衡混频器的2个实施例参照图2，电路200利用传输线形成平衡变换器。可用Brckelmann公式从传输线的尺寸计算传输线的阻抗。该公式用半分析、半数字途径求出矩形同轴线特性阻抗的串联表示，该表示非常广义，截面大小完全任意，而且带状导体的轴不需要与矩形屏蔽的轴一致。所述分析具有评定尺寸容限效应的值。参照图4，Brckelmann公式引出Zo的较简单近似式，即ZoEr=59.952In(1+W′/bW/b+t/b)ohm]]>其中，对t/b＜0.3且W/W′＜0.8，将Zo表为误差小于10％。
电路200所用传输线的阻抗通常在约25ohm至约100ohm的范围内。按照性能和带宽，根据所希望的电路频率响应选择阻抗。
较佳实施例中，包含上接地壁208、中心导体209和下接地壁210的矩形同轴传输线201具有50ohm的阻抗，而包含上接地壁222、中心导体223和下接地壁234的矩形同轴传输线202也具有50hom的阻抗。包含上接地壁211、中心导体212和下接地壁213的矩形同轴传输线203具有25ohm的阻抗，包含上接地壁214、中心导体215和下接地壁216的矩形同轴传输线204也具有25ohm的阻抗。最好将传输线201、202、203和204的长度设计为电路200所用工作中心频率的1/4波长。可按其他长度设计这些传输线，例如按从约0.10波长至约0.6波长设计，但这会使工作带宽偏移。对实施例而言，工作在约2.5GHz且带宽为从约0.9GHz至约6GHz的电路，其1/4波长等于0.595英寸。
传输线221提供接地端。该传输线在较佳实施例中为悬挂基片传输线，但在另一实施例中可换为具有高阻抗的另一种结构，如微带。包括传输线202和221的平衡变换器决定电路200的工作带宽，建立本振(LO)端口240的阻抗匹配，将不平衡本振端口240的阻抗变换为二极管环235(由肖特基二极管217、218、219和220组成)处的平衡二极管阻抗，并且使微波信号相位分开180度。包含传输线201、203和204的平衡变换器在中频(IF)端口250产生虚拟接地，也决定电路200的工作带宽，建立射频(RF)端口260的阻抗匹配，将不平衡的射频端口260的阻抗变换为二极管环235处的平衡二极管阻抗，并使微波信号相位分开180度。
参照图3，电路300有许多元件与电路200的相同，并且相同的元件标有相同的标号。
较佳实施例中，包含上接地壁325、中心导体326和下接地壁327的矩形同轴传输线305和包含上接地壁308、中心导体329和下接地壁330的矩形同轴传输线306都具有25ohm的阻抗和1/4波长的长度。
包含传输线202、305和306的平衡变换器提供虚拟接地370，决定电路300的工作带宽，建立本振(LO)端口240的阻抗匹配，将不平衡的本振端口240的阻抗变换为二极管环235处的平衡二极管阻抗，并且使微波信号相位分开180度。包含传输线201、203和204的平衡变换器在电路300中提供与电路200所述相同的功能。IV.双平衡混频器的工作电路200和电路300为利用肖特基二极管将信号相乘的双平衡环混频器。按照本领域技术人员熟知的双平衡环混频器算法产生频率的和与差。下面是电路200和电路300的较佳应用的功能性说明。
在RF端口260注入第1微波信号，运行传输线201、203和204组成的平衡变换器的长度后，到达二极管环235。在LO端口240注入功率至少比第1微波信号大约10dB的第2微波信号，运行电路200中由传输线201和211组成的平衡变换器(或电路300中由传输线202、305和306组成的平衡变换器)的长度后，到达二极管环235。为了适当工作，第2微波信号具有的功率电平使二极管环235可将第1微波信号接到IF端口250，从而使第1微波信号的相位每半个第2微波信号周期切换180度。
将电路300用作说明，在LO端口240处的微波信号的每一第1半周期期间，二极管217和218关断，而二极管219和220导通。在该微波信号的每一第2半周期期间，二极管217和218导通，而二极管219和220关断。所得的开关动作使中心导体212和215变换成通过中心导体326和329接地，并且微波信号的相位在RF端口260翻转180度，从而在RF端口260将微波信号乘以具有LO端口240上的微波信号的频率的方波。其结果为频率的和与差。
电路200和电路300具有RF端口260与LO端口240上的信号之间隔离的固有特性。尽管二极管217、218和219和220具有复数阻抗，对每一离散频率其阻抗仍恒定，使二极管环235起平衡桥路的作用。RF端口260上的信号也与LO端口240隔离。V.矩形同轴传输线图4中画出矩形传输线较佳实施例的截面。通过在适当的层蚀刻适当宽度的铜线条，钻通路孔，并接着将各层结合在一起后，对通路孔进行电镀(另一较佳实施例中在各层结合一起前，而不是后，对通路孔进行电镀)等工序，形成矩形同轴传输线400。利用在2层的相对面蚀刻铜线条，形成矩形同轴传输线400的水平壁431和434。通过在一层的朝向其他层的面上蚀刻铜线条，形成矩形同轴传输线400的中心导体433。利用对相互隔开约0.060英寸的电镀通路孔形成矩形同轴传输线400的垂直壁432和435。
例如，参照图5，穿透层2和层3的26个外通路孔532形成垂直壁432。穿透层2和层3的18个内通路孔535形成垂直壁435。在层2的顶面蚀刻水平壁431，在层3的底面蚀刻水平壁434，由铜线条533表示的中间层433则蚀刻在层3的顶面。VI.第2较佳实施例制作工序说明虽然通过电路200和电路300给出了2个较佳实施例，但该2个电路制作工序相同，以下逐个步骤说明制作包含电路300的多层结构100的过程。应认识到所用的数量(例如尺寸、温度、时间等)为近似值，可改变，并且本领域的普通技术人员会明白可按不同的顺序执行某些步骤。
还应认识到各图按照基片层施行完毕全部步骤后呈现的状况画出其轮廓。因此有些图示的基片层边缘的角孔和缝隙，要到各层结合在一起，在组件1800中铣出缝隙1850，钻出角孔1860(如图18a和图18b所示)后才存在。
此外还要认识到通常在基片板上的阵列中同时制作几百个电路。因此，典型的掩模会有相同图案的阵列。a.子组件600参照图6、7a、7b、8、9a、9b和9c，通过施行下列工序制作子组件600。首先，如图7a和7b所示，层3中钻出直径约0.010英寸的2个孔。其次，对层3进行钠蚀刻。PTFE基片电镀领域的普通技术人员熟知对要镀铜的基于PTFE的基片进行钠蚀刻用的过程。接着，利用在酒精中冲洗15至30分钟，清洁层3后，最好在温度为70至125华氏度的水中冲洗至少15分钟，水最好去离子。然后，层3在约90至180摄氏度下真空烘烤约30分钟至2小时，但最好在149摄氏度下烘烤1小时。层3镀铜到厚度约为0.0005到0.001英寸，最好先用无电镀法，再用电解法。层3最好在水中冲洗至少1分钟，水最好去离子。将层3加热到温度约为90至125摄氏度达约5至30分钟(最好加热到90摄氏度5分钟)后，涂上光刻胶薄层。采用掩模，并且用适当设置暴光使光刻胶显影，以产生图7a所示的图案。将层3的顶侧加以铜蚀刻。铜蚀刻所用的程序涉及用强碱或强酸去除铜，并且电路蚀刻领域的普通技术人员已熟知。通过在酒精中冲洗15至30分钟，对层3进行清洁后，最好在温度70至125华氏度的水中冲洗至少15分钟，水最好去离子。然后，在约90至180摄氏度下真空烘烤层3约30分钟至2小时，但最好在149摄氏度下烘烤1小时。
如图8所示，层2经锪孔(有时称为“副板”)，深度约为0.005至0.008英寸，不穿透基片。在锪孔侧对层2进行铜蚀刻，以去除铜。通过在酒精中冲洗15至30分钟，对层2进行清洁后，最好在温度为70至125华氏度的水中冲洗至少15分钟，水最好去离子。然后，在约90至100摄低度下真空烘烤层2约30分钟至2小时，但最好在149摄氏度下真空烘烤1小时。
用以上过程处理层2和层3后，将它们熔焊在一起，并使镀铜面相互背离，如图9C所示。接着，如图9b所示，结合的层2和层3中钻出68个直径约0.015英寸的孔。对结合的层2和层3进行钠蚀刻。通过在酒精中冲洗15至30分钟，对结合的层2和层3进行清洁后，最好在温度为70至125华氏度的水中至少冲洗15分钟，水最好去离子。然后，在约90至180摄氏度下真空烘烤结合的层2和层3约30分钟至2小时，但最好在149摄氏度下真空烘烤1小时。结合的层2和层3镀铜到厚度约为0.0005至0.001英寸，最好先用无电镀法，再用电解法。结合的层2和层3最好在水中冲洗至少1分钟，水最好去离子。将结合的层2和层3加热到温度约为90至125摄氏度达约5至30分钟(最好加热到90摄氏度达5分钟)后，包上光刻胶薄层。采用掩模，并且用适当设置暴光使光刻胶显影，以产生图9b所示的图案。对结合的层3的底面进行铜蚀刻。通过在酒清中冲洗15至30分钟，对结合的层2和层3进行清洁后，最好在温度为70至125华氏度的水中冲洗至少15分钟，水最好去离子。然后，在约90至180摄氏度下真空烘烤结合的层2和层3约30分钟至2小时，但最好在149摄氏度下真空烘烤1小时。所得子组件600示于图6、9a、9b和9c。b.子组件1300参照图11a、11b、12a、12b、13a、13b和13c，通过施行以下工序制作子组件1300。
首先，如图11a所示，在层5中钻出3个直径约为0.010英寸的孔。对层5进行钠蚀刻。利用在酒精中冲洗15至少30分钟，清洁层5后，最好在温度为70至125华氏度的水中冲洗至15分钟，水最好去离子。然后，层5在约90至180摄氏度下真空烘烤约30分钟至2小时，但最好在149摄氏度下烘烤1小时。层5镀铜到厚度约为0.0005到0.001英寸，最好先用无电镀法，再用电解法。层5最好在水中冲洗至少1分钟，水最好去离子。将层5加热到温度约为90至125摄氏度达约5至30分钟(最好加热到90摄氏度5分钟)后，涂上光刻胶薄层。采用掩模，并且用适当设置暴光使光刻胶显影，以产生图11b所示的图案。将层5的底面加以铜蚀刻。通过在酒精中冲洗15至30分钟，对层5进行清洁后，最好在温度70至125华氏度的水中冲洗至少15分钟，水最好去离子。然后，在约90至180摄氏度下真空烘烤层5约30分钟至2小时，但最好在149摄氏度下烘烤1小时。
如图12a和12b所示，在层6中钻出直径约为0.019英寸的3个孔。对层6进行钠蚀刻。利用在酒精中冲洗15至30分钟，清洁层6后，最好在温度为70至125华氏度的水中冲洗至少15分钟，水最好去离子。然后，层6在约90至180摄氏度下真空烘烤约30分钟至少2小时，但最好在149摄氏度下烘烤1小时。层6镀铜到厚度约为0.0005到0.001英寸，最好先用无电镀法，再用电解法。层6最好在水中冲洗至少1分钟，水最好去离子。将层6加热到温度约为90至125摄氏度达约5至30分钟(最好加热到90摄氏度5分钟)后，涂上光刻胶薄层。采用掩模，并且用适当设置暴光使光刻胶显影，以产生图12a所示的图案。将层6的顶面加以钠蚀刻。通过在酒精中冲洗15至30分钟，对层6进行清洁后，最好在温度70至125华氏度的水中冲洗至少15分钟，水最好去离子。然后，在约90至180摄氏度下真空烘烤层6约30分钟至2小时，但最好在149摄氏度下烘烤1小时。
用以上过程处理层5和层6后，将它们熔焊在一起，使镀铜面相互背离，如图13c所示。接着，如图13a、13b所示，在结合的层5和6中钻出直径约0.015英寸的40个孔和直径约0.010英寸的9个孔。对结合的层5和层6进行钠蚀刻。通过在酒精中冲洗15至30分钟，对结合的层5和层6进行清洁后，最好在温度为70至125华氏度的水中至少冲洗15分钟，水最好去离子。然后，在约90至180摄氏度下真空烘烤结合的层5和层6约30分钟至2小时，但最好在149摄氏度下真空烘烤1小时。结合的层5和层6镀铜到厚度约为0.0005至0.001英寸，最好先用无电镀法，再用电解法。结合的层5和层6最好在水中冲洗至少1分钟，水最好去离子。将结合的层5和层5加热到温度约为90至125摄氏度达约5至30分钟(最好加热到90摄氏度达5分钟)后，包上光刻胶薄层。采用掩模，并且用适当设置暴光使光刻胶显影，以产生图13a和图13b所示结合的层5和层6上的图案。对结合的层5的顶面和结合的层6的底面进行铜蚀刻。通过在酒清中冲洗15至30分钟，对结合的层5和层6进行清洁后，最好在温度为70至125华氏度的水中冲洗至少15分钟，水最好去离子。然后，在约90至180摄氏度下真空烘烤结合的层5和层6约30分钟至2小时，但最好在149摄氏度下空烘烤1小时。所得子组件1300示于图13a、13b和13c。c.层4参阅图14a和14b，说明制作层4的工序。首先，如图14a与14b所示，层4中钻出直径约0.010英寸的14个孔。其次，对层4进行钠蚀刻。利用在酒精中冲洗15至30分钟，清洁层4后，最好在温度为70至125华氏度的水中冲洗至少15分钟，水最好去离子。然后，层4在约90至180摄氏度下真空烘烤约30分钟至2小时，但最好在149摄氏度下烘烤1小时。层4镀铜到厚度约为0.0005到0.001英寸，最好先用无电镀法，再用电解法。层4最好在水中冲洗至少1分钟，水最好去离子。将层4加热到温度约为90至125摄氏度达约5至30分钟(最好加热到90摄氏度5分钟)后，涂上光刻胶薄层。采用掩模，并且用适当设置暴光使光刻胶显影，以产生图14a和14b所示的图案。层4的两面都加以铜蚀刻。通过在酒精中冲洗15至30分钟，对层4进行清洁后，最好在温度70至125华氏度的水中冲洗至少15分钟，水最好去离子。然后，在约90至180摄氏度下真空烘烤层4约30分钟至2小时，但最好在149摄氏度下烘烤1小时。d.层7参阅图15a和15b，说明层7的制作工序。首先，如图15a和图15b所示，层7中钻出直径约0.019英寸的3个孔、直径约0.010英寸的13个孔和直径约0.043英寸的4个角孔。对层7进行钠蚀刻。利用在酒精中冲洗15至30分钟，清洁层7后，最好在温度为70至125华氏度的水中冲洗至少15分钟，水最好去离子。然后，层7在约90至180摄氏度下真空烘烤约30分钟至2小时，但最好在149摄氏度下烘烤1小时。层7镀铜到厚度约为0.0005到0.001英寸，最好先用无电镀法，再用电解法。层7最好在水中冲洗至少1分钟，水最好去离子。将层3加热到温度约为90至125摄氏度达约5至30分钟(最好加热到90摄氏度5分钟)后，涂上光刻胶薄层。采用掩模，并且用适当设置暴光使光刻胶显影，以产生图15a所示的图案。将层7的顶侧加以铜蚀刻。通过在酒精中冲洗15至30分钟，对层7进行清洁后，最好在温度70至125华氏度的水中冲洗至少15分钟，水最好去离子。然后，在约90至180摄氏度下真空烘烤层7约30分钟至2小时，但最好在149摄氏度下烘烤1小时。e.层1参照图16，说明层1的制作工序。如图16所示，对层1锪孔，其深度为约0.015至0.025英寸，不穿透基片。在锪孔侧对层1进行铜蚀刻，以去除铜。通过在酒精中冲洗15至30分钟，对层1进行清洁后，最好在温度为70至125华氏度的水中冲洗至少15分钟，水最好去离子。然后，在约90至100摄低度下真空烘烤层1约30分钟至2小时，但最好在149摄氏度下真空烘烤1小时。f.子组件1700
参照图17a和17b，制作层4、层7、子组件600和1300后，将它们熔焊成子组件1700。将子组件1700加热到温度约为90至125摄氏度达约5至30分钟(最好加热到90摄氏度达5分钟)后。包上光刻胶薄层。采用掩模，并且用适当设置暴光使光刻胶显影，以产生图17a所示子组件1700上的图案。对子组件1700的顶面进行铜蚀刻。通过在酒精中冲洗15至30分钟，对子组件1700进行清洁后，最好在温度为70至125华氏度的水中至少冲洗15分钟，水最好去离子。去除锪孔产生的堵塞物。用焊膏将二极管217、218、219和220装入子组件1700，如图17a所示。焊膏最好是Sn96AgO4焊膏，或者另一种，如Sn63Pb37焊膏。另一实施例中，用焊接或导电环氧树脂安装二极管217、218、219和220。再次通过在酒精中冲洗15至30分钟，对子组件1700进行清洁后，最好在温度为70至125华氏度的水中至少冲洗15分钟，水最好去离子。然后，在约90至180摄氏度下真空烘烤子组件1700约30分钟至2小时，但最好在149摄氏度下真空烘烤1小时。g.组件1800参照图18a、18b和18c，用以下工序制作组件1800。
用结合薄膜将子组件1700和层1结合在一起，从而构成组件1800，如图18C所示。较佳实施例中，结合薄膜是约0.0015英寸厚的热塑料聚合物，其固化遵照的压力和温度分布是将200PSI的压力在从室温升至150摄氏度下施加30至60分钟，停留在约150摄氏度下施加50分钟后，在跳到室温的情况下施加10至60分钟。另一实施例中，采用其他类型的结合膜，并且遵照厂商的结合规范。如图18a所示，组件1800中钻出直径约0.019英寸的8个孔，并铣出4个缝隙1850(4个角孔1860尚未钻)。对组件1800进行钠蚀刻。通过在酒精中冲洗15至30分钟，对组件1800进行清洁后，最好在温度为70至125华氏度的水中冲洗至少15分钟，水最好去离子。然后，在约90至125摄氏度下真空烘烤组件1800约45至90分钟，但最好在100摄氏度下真空烘烤1小时。组件1800镀铜到厚度约为0.0005至0.001英寸，最好先用无电镀法，再用电解法。组件1800最好在水中冲洗至少1分钟，水最好去离子。将组件1800加热到温度约为90至125摄氏度达约5至30分钟(最好加热到90摄氏度达5分钟)后，包上光刻胶薄层。采用掩模，并且用适当设置暴光使光刻胶显影，以产生图18b(图中露出层7)所示的图案。对组件1800的下表面进行铜蚀刻。通过在酒精中冲洗15至30分钟，对组件1800进行清洁后，最好在温度为70至125华氏度的水中至少冲洗15分钟，水最好去离子。将组件1800镀锡或铅后，把锡/铅镀层加热到熔点，使过剩的镀料可流回成合金焊料。通过在酒精中冲洗15至30分钟，对组件1800进行清洁后，最好在温度为70至125华氏度的水中至少冲洗15分钟，水最好去离子。
组件1800中钻出直径约0.078英寸的4个角孔1860。基片板分割组件1800用的手段包括钻床、铣床、钻石锯和/或受激准分子激光器。通过在酒精中冲洗15至30分钟，对组件1800进行清洁后，最好在温度为70至125华氏度的水中冲洗至少15分钟，水最好去离子。然后，在约90至125摄氏度下真空烘烤组件1800约45至90分钟，但最好在90摄氏度下真空烘烤1小时。V.其他实施例应认识到本领域普通技术人员可根据以上电路300制作工序的说明，制作电路200。技术人员仅通过用图5所示的层2和层3以及图19所示的层5、层6和层7分别替换图6所示的层2和层3以及图10所示的层5、层6和层7，并显而易见地改变制作工序(例如钻不同数量的孔，用不同的掩模)，就不难制作电路200。
此外，虽然在实施例中说明并指出本发明的根本新颖特性，但应理解本领域技术人员可对这里揭示的本发明形式和内容作各种省略、替代和变换而不偏离本发明的精神。显然，用实质上相同的方式执行实质上相同的功能以达到相同结果的组成要素和/或方法步骤的组合，均在本发明范围内。因此，本发明仅受所附权利要求的限制。
权利要求
1.一种混频器。其特征在于，包含聚四氟乙烯复合物构成的多个层(2、3、4、5、6、7)所组成的均匀结构(1700)，并具有至少一个大致矩形的平衡变换器(201、203、204)，其中，所述至少一个大致矩形的平衡变换器包含由第1导体面(211)、第2导体面(212)和第3导体面(213)组成的至少3个导体面，配置在所述多个层的至少一个分组上，所述第2导体面在所述第1导体面与所述第3导体面之间；连接所述第1导体面与所述第3导体面的至少2个通路孔结构(532、535)。
2.如权利要求1所述的混频器，其特征在于，所述导体面是铜构成的。
3.如权利要求1所述的混频器，其特征在于，所述混频器其中心工作频率为约0.9GHz与约6GHz之间。
4.如权利要求1所述的混频器，其特征在于，所述混频器具有从0.1GHz至10GHz的工作频率。
5.如权利要求1所述的混频器，其特征在于，所述多个层的3个非相邻层具有约为3的相对介电常数；所述多个层中的4个具有约为6.15的相对介电常数。
6.如权利要求1所述的混频器，其特征在于，所述多个层的3个非相邻层具有大于约0.020英寸的厚度；所述多个层中的4个层具有小于约0.010英寸的厚度。
7.如权利要求1所述的混频器，其特征在于，所述至少3个导电面具有从约0.0005英寸至0.0025英寸的厚度。
8.如权利要求1所述的混频器，其特征在于，所述所述通路孔结构为经电镀的通路孔。
9.一种制作混频器的方法，其特征在于，该方法包括下述步骤制作聚四氟乙烯复合物构成的多个层(2、3、4、5、6、7)；蚀刻包含第1导体面(211)、第2导体面(212)和第3导体面(213)的至少3个导体面，该导体面配置在所述多个层的至少一个分组上，所述第2导体面在所述第1导体面与所述第3导体面之间；用至少2个通路孔结构(532、535)连接所述第1导体面和所述第3导体面，以构成至少一个大致矩形的平衡变换器(201、203、204)。
10.如权利要求9所述的混频器制作方法，其特征在于，所述至少3个导体面是铜线条。
11.如权利要求9所述的混频器制作方法，其特征在于，所述混频器其工作中心频率为约0.9GHz与约6GHz之间。
12.如权利要求9所述的混频器制作方法，其特征在于，所述混频器具有从约0.1GHz至约10GHz的工作频率。
13.如权利要求9所述的混频器制作方法，其特征在于，所述多个层的3个非相邻层具有约为3的相对介电常数；所述多个层中的4个层具有约为6.15的相对介电常数。
14.如权利要求9所述的混频器制作方法，其特征在于，所述多个层的3个非相邻层具有大于约0.020英寸的厚度；所述多个层中的4个层具有小于约0.010英寸的厚度。
15.如权利要求9所述的混频器制作方法，其特征在于，所述至少3个导体面具有从约0.0005英寸至约0.0025英寸的厚度。
16.如权利要求9所述的混频器制作方法，其特征在于，所述通路孔结构为经电镀的通路孔。
17.一种混频器，其特征在于，包含聚四氟乙烯复合物构成的多个层(2、3、4、5、6、7)所构成的均匀结构(1700)，并具有至少一个大致矩形的平衡变换器(201、203、204)，其中，所述至少一个大致矩形的平衡变换器包含构成多个水平壁(211、213)和至少一个中心导体(212)用的金属线条装置；构成连接所述多个水平壁的多个垂直壁(532、535)用的通路孔装置。
18.如权利要求17所述的混频器，其特征在于，所述金属线条装置是铜线条装置。
19.如权利要求17所述的混频器，其特征在于，所述混频器其工作中心频率为约0.9GHz与约6GHz之间。
20.如权利要求17所述的混频器，特征在于，所述混频器具有从约0.1GHz至约10GHz的工作频率。
21.如权利要求17所述的混频器，其特征在于，所述多个层的3个相邻层具有约为3的相对介电常数；所述多个层中的4个层具有约为6.15的相对介电常数。
22.如权利要求17所述的混频器，其特征在于，所述多个层的3个非相邻层具有大于约0.020英寸的厚度；所述多个层中的4个层具有小于约0.010英寸的厚度。
23.如权利要求17所述的混频器，其特征在于，所述通路孔装置是经电镀的通路孔装置。
全文摘要
以具有均匀多层结构的微波集成电路的形式提供一种双平衡环混频器。该混频器(300)利用的平衡变换器包含工作在宽频率范围的矩形同轴传输线(202、305、306)且所占空间小。实现的典型混频器工作在从约0.9至6GHz的频率,但也可达到其他频率,如约0.1至10GHz。
文档编号H03D9/00GK1328710SQ99813636
公开日2001年12月26日 申请日期1999年11月19日 优先权日1998年11月25日
发明者J·J·洛戈赛提斯 申请人:慕里麦克工业股份有限公司