一种用于宽频带低中频接收机的混频器的制作方法

本实用新型涉及电子技术、集成电路技术、宽频带低中频、零中频技术、本振信号分频技术、IQVGA(IQ可变增益放大器)等技术领域，具体的说，是一种用于宽频带低中频接收机的混频器。

背景技术：

混频器(MIXER)电路是一个频率转换的模块，在无线通信中处于一个重要的地位。接收机中，混频器将射频信号转换为中低频信号，以实现信号处理与信息提取；发射机中，混频器将中低频信号转换为射频信号发送出去，以实现信号传输。

混频器的性能参数主要有以下几个：

1.噪声，有源混频器的噪声来源主要是开关晶体管导通时的电流热噪声及 1/f噪声、跨导级晶体管的电流热噪声以及负载级电阻热噪声和尾电流源级电流热噪声。

2.变频损耗(增益)，一般定义产生正增益的为有源混频器，产生负增益的为无源混频器，增益可根据系统要求选定混频器结构类型。

3.线性度，一般用1dB压缩点来衡量，射频输入功率在远小于本振功率时，混频器是线性放大的，当射频输入功率继续增大时，混频器会进入非线性区域，当输出功率偏离线性1dB时的输入功率值作为输入1dB压缩点，该值越大，表示混频器进入非线性区域越晚，线性度越好。

4.隔离度，它是指混频器各端口间的相互隔离，包括射频与本振、射频与中频、本振与中频，该参数显示了各端口频率之间的干扰度。

混频器电路结构主要分为有源混频器及无源混频器两大类。而有源混频器大部分结构都是基于Gilbert单元进行的电路结构扩展来实现更高的性能要求。 Gilbert单元电路如图1所示，其电路主要分为负载级、开关转换级、跨导级及尾电流源级。其主要工作原理是跨导级电路将RF射频电压信号转换为电流信号，开关转换级将本振信号与RF电流信号进行混频输出中频电流信号，通过负载级电路输出中频电压信号。但是这种电路不能有效的解决接收机的高镜像抑制度、低噪声等问题。

技术实现要素：

本实用新型的目的在于设计出一种用于宽频带低中频接收机的混频器，解决现有Gilbert单元电路所构成的有源混频器的不足之处，通过集成本振信号分频器作为本振驱动电路，提供高质量及相位可调节的本振信号以提高混频器的性能，同时采用中频可变增益放大电路(VGA)对其幅度进行调整，提高接收机的镜像抑制度性能，整个混频器结构具有低功耗、较高的噪声性能以及较高的镜像抑制性能。

本实用新型通过下述技术方案实现：一种用于宽频带低中频接收机的混频器，设置有正交混频器电路、本振2分频驱动电路及中频可变增益放大电路，所述正交混频器电路分别与本振2分频驱动电路及中频可变增益放大电路相连接；在正交混频器电路内设置有依次连接的负载级电路、开关转换级电路、跨导级电路及尾电流源电路，且负载级电路为RC并列结构的负载级电路。

进一步的为更好地实现本实用新型，采用IQ两路负载模式代替单电阻负载结构从而在负载功能的基础上起到低通滤波器功能，以便滤除由于频率转换而引起的高频杂波分量，并能够采用IQ两路的开关转换级电路，进行频率转换，特别采用下述设置结构：所述负载级电路包括I路负载级电路和Q路负载级电路，开关转换级电路包括I路开关级转换电路和Q路开关转换级电路，且I路负载级电路连接I路开关转换级电路，Q路负载级电路连接Q路开关转换级电路， I路开关级转换电路和Q路开关转换级电路皆与跨导级电路相连接。

进一步的为更好地实现本实用新型，在I路负载级电路上能够利用RC并列结构解决现有单电阻结构的不足，并起到低通滤波器的效果，从而滤除由于频率转换而引起的高频杂波分量，并有效节约芯片面积和成本，特别采用下述设置结构：所述I路负载级电路包括第一RC并联电路和第二RC并联电路，第一 RC并联电路的第一端和第二RC并联电路的第一端共接，且第一RC并联电路的第二端和第二RC并联电路的第二端与I路开关转换级电路相连接；第一RC 并联电路包括电阻R1和电容C1，第二RC并联电路包括电阻R2和电容C2。

进一步的为更好地实现本实用新型，在Q路负载级电路上能够利用RC并列结构解决现有单电阻结构的不足，并起到低通滤波器的效果，从而滤除由于频率转换而引起的高频杂波分量，并有效节约芯片面积和成本，特别采用下述设置结构：所述Q路负载级电路包括第三RC并联电路和第四RC并联电路，第三RC并联电路的第一端和第四RC并联电路的第一端共接，且第三RC并联电路的第二端和第四RC并联电路的第二端与Q路开关转换级电路相连接，第三 RC并联电路包括电阻R3和电容C3，第四RC并联电路包括电阻R4和电容C4。

进一步的为更好地实现本实用新型，能够对整个电路结构进行供电，特别采用下述设置结构：第一RC并联电路的第一端、第二RC并联电路的第一端、第三RC并联电路的第一端和第四RC并联电路的第一端共接且与电源VDD相连接。

进一步的为更好地实现本实用新型，能够将差分本振信号ILO+和ILO-连接到第一差分放大电路和第二差分放大电路，与跨导级电路输出过来的视射频电流信号进行混频，从而输出中频差分电流信号，特别采用下述设置结构：所述I 路开关转换级电路包括相互连接的第一差分放大电路和第二差分放大电路，且第一差分放大电路与第一RC并联电路相连接，第二差分放大电路和第二RC并联电路相连接；第一差分放大电路包括晶体管M3和晶体管M4，第二差分放大电路包括晶体管M5和晶体管M6，晶体管M3的漏极和晶体管M5的漏极皆与第一RC并联电路相连接，晶体管M4的漏极和晶体管M6的漏极皆与第二RC 并联电路相连接，晶体管M4和晶体管M5的栅极相连接且构成ILO-端，晶体管M3的栅极和晶体管M6的栅极构成ILO+端，晶体管M3的源极和晶体管M4 的源极共接且与Q路开关转换级电路及跨导级电路相连接，晶体管M5和晶体管M6的源极共接且与Q路开关转换级电路及跨导级电路相连接。

进一步的为更好地实现本实用新型，能够将经过本振2分频驱动电路处理后的差分本振信号(I路)输入到第一差分放大电路和第二差分放大电路，与跨导级电路输出过来的视射频电流信号进行混频，从而输出中频差分电流信号，特别采用下述设置结构：所述ILO+端和ILO-端皆与本振2分频驱动电路相连接。

进一步的为更好地实现本实用新型，能够将差分本振信号QLO+和QLO-连接到第一差分放大电路和第二差分放大电路，与跨导级电路输出过来的视射频电流信号进行混频，从而输出中频差分电流信号，特别采用下述设置结构：所述Q路开关转换级电路包括相互连接的第三差分放大电路和第四差分放大电路，且第三差分放大电路和第三RC并联电路相连接，第四差分放大电路和第四 RC并联电路相连接；第三差分放大电路包括晶体管M7和晶体管M8，第二差分放大电路包括晶体管M9和晶体管M10，晶体管M7的漏极和晶体管M9的漏极皆与第三RC并联电路相连接，晶体管M8的漏极和晶体管M10的漏极皆与第四RC并联电路相连接，晶体管M8和晶体管M9的栅极相连接且构成QLO- 端，晶体管M7的栅极和晶体管M10的栅极构成QLO+端，晶体管M7的源极和晶体管M8的源极共接且与I路开关转换级电路及跨导级电路相连接，晶体管 M9和晶体管M10的源极共接且与I路开关转换级电路及跨导级电路相连接。

进一步的为更好地实现本实用新型，能够将经过本振2分频驱动电路处理后的差分本振信号(Q路)输入到第一差分放大电路和第二差分放大电路，与跨导级电路输出过来的视射频电流信号进行混频，从而输出中频差分电流信号，特别采用下述设置结构：所述QLO-端和QLO+端皆与本振2分频驱动电路相连接。

进一步的为更好地实现本实用新型，能够将IBIAS(偏置电流)通过镜像电流源为跨导级电路输出所需电流，特别采用下述设置结构：所述尾电流源电路包括由晶体管M21和晶体管M22所构成的镜像电流源，所述晶体管M21和晶体管M22的栅极共接且与IBIAS相连接，晶体管M21和晶体管M22的源极共接且接地，晶体管M22的漏极与跨导级电路相连接，晶体管M21的漏极连接 IBIAS。

本实用新型与现有技术相比，具有以下优点及有益效果：

(1)本实用新型解决现有Gilbert单元电路所构成的有源混频器的不足之处，通过集成本振信号分频器作为本振驱动电路，提供高质量及相位可调节的本振信号以提高混频器的性能，同时采用中频可变增益放大电路(VGA)对其幅度进行调整，提高接收机的镜像抑制度性能，整个混频器结构具有低功耗、较高的噪声性能以及较高的镜像抑制性能。

(2)本实用新型提供的用于宽频带低中频、零中频接收机的混频器电路，可以提供较高的线性度、较低的噪声系数及较高的隔离度等性能；同时也集成了本振2分频电路，对相位进行校准的同时采用低通滤波器改善混频器的噪声性能；集成IQVGA电路进行IQ两路信号的幅度校准，改善系统的镜像抑制性能。

附图说明

图1为传统的Gilbert单元电路结构示意图

图2为本实用新型的系统示意图。

图3为本实用新型所述的正交混频器电路原理图。

图4为本实用新型所述的本振2分频驱动电路图。

图5为本实用新型所述的中频可变增益放大电路图。

图6为本实用新型所述的中频可变增益放大电路内的运算放大器OPA的电路结构示意图。

其中，附图标记如下所示：1-负载级电路，2-开关转换级电路，3-跨导级电路，4-尾电流源电路

具体实施方式

下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。

实施例1：

本实用新型提出了一种用于宽频带低中频接收机的混频器，解决现有 Gilbert单元电路所构成的有源混频器的不足之处，通过集成本振信号分频器作为本振驱动电路，提供高质量及相位可调节的本振信号以提高混频器的性能，同时采用中频可变增益放大电路(VGA)对其幅度进行调整，提高接收机的镜像抑制度性能，整个混频器结构具有低功耗、较高的噪声性能以及较高的镜像抑制性能，如图2、图3、图4、图5、图6所示，特别采用下述设置结构：设置有正交混频器电路、本振2分频驱动电路及中频可变增益放大电路，所述正交混频器电路分别与本振2分频驱动电路及中频可变增益放大电路相连接；在正交混频器电路内设置有依次连接的负载级电路、开关转换级电路、跨导级电路及尾电流源电路，且负载级电路为RC并列结构的负载级电路。

本振2分频驱动电路(Div2)为正交混频电路(Mixer)提供正交本振驱动信号，该正交本振信号的相位可通过Div2进行调节，正交混频电路完成射频频率到中频频率的转换，得到的正交中频信号通过中频可变增益放大电路(VGA) 进行放大和幅度调节以提高接收机镜像抑制度；该混频器工作时，射频差分电压信号输入到跨导级电路(晶体管M1及M2的栅极)，输出电流信号到开关转换级电路(开关转换级电路晶体管的源极)；IQ两路的差分本振信号分别输入到开关转换级电路(开关转换级电路晶体管的栅极)，然后与射频信号进行频率转换，输出中频差分IQ信号，再通过负载级电路输出中频差分电压信号。

实施例2：

本实施例是在上述实施例的基础上进一步优化，进一步的为更好地实现本实用新型，采用IQ两路负载模式代替单电阻负载结构从而在负载功能的基础上起到低通滤波器功能，以便滤除由于频率转换而引起的高频杂波分量，并能够采用IQ两路的开关转换级电路，进行频率转换，如图2、图3、图4、图5、图 6所示，特别采用下述设置结构：所述负载级电路包括I路负载级电路和Q路负载级电路，开关转换级电路包括I路开关级转换电路和Q路开关转换级电路，且I路负载级电路连接I路开关转换级电路，Q路负载级电路连接Q路开关转换级电路，I路开关级转换电路和Q路开关转换级电路皆与跨导级电路相连接。

实施例3：

本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好地实现本实用新型，在I路负载级电路上能够利用RC并列结构解决现有单电阻结构的不足，并起到低通滤波器的效果，从而滤除由于频率转换而引起的高频杂波分量，并有效节约芯片面积和成本，如图2、图3、图4、图5、图6所示，特别采用下述设置结构：所述I路负载级电路包括第一RC并联电路和第二RC并联电路，第一RC并联电路的第一端和第二RC并联电路的第一端共接，且第一 RC并联电路的第二端和第二RC并联电路的第二端与I路开关转换级电路相连接；第一RC并联电路包括电阻R1和电容C1，第二RC并联电路包括电阻R2 和电容C2。

实施例4：

本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好地实现本实用新型，在Q路负载级电路上能够利用RC并列结构解决现有单电阻结构的不足，并起到低通滤波器的效果，从而滤除由于频率转换而引起的高频杂波分量，并有效节约芯片面积和成本，如图2、图3、图4、图5、图6所示，特别采用下述设置结构：所述Q路负载级电路包括第三RC并联电路和第四RC 并联电路，第三RC并联电路的第一端和第四RC并联电路的第一端共接，且第三RC并联电路的第二端和第四RC并联电路的第二端与Q路开关转换级电路相连接，第三RC并联电路包括电阻R3和电容C3，第四RC并联电路包括电阻 R4和电容C4。

实施例5：

本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好地实现本实用新型，能够对整个电路结构进行供电，如图2、图3、图4、图5、图6 所示，特别采用下述设置结构：所述第一RC并联电路的第一端、第二RC并联电路的第一端、第三RC并联电路的第一端和第四RC并联电路的第一端共接且与电源VDD相连接。

实施例6：

本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好地实现本实用新型，能够将差分本振信号ILO+和ILO-连接到第一差分放大电路和第二差分放大电路，与跨导级电路输出过来的视射频电流信号进行混频，从而输出中频差分电流信号，如图2、图3、图4、图5、图6所示，特别采用下述设置结构：所述I路开关转换级电路包括相互连接的第一差分放大电路和第二差分放大电路，且第一差分放大电路与第一RC并联电路相连接，第二差分放大电路和第二RC并联电路相连接；第一差分放大电路包括晶体管M3和晶体管M4，第二差分放大电路包括晶体管M5和晶体管M6，晶体管M3的漏极和晶体管 M5的漏极皆与第一RC并联电路相连接，晶体管M4的漏极和晶体管M6的漏极皆与第二RC并联电路相连接，晶体管M4和晶体管M5的栅极相连接且构成 ILO-端，晶体管M3的栅极和晶体管M6的栅极构成ILO+端，晶体管M3的源极和晶体管M4的源极共接且与Q路开关转换级电路及跨导级电路相连接，晶体管M5和晶体管M6的源极共接且与Q路开关转换级电路及跨导级电路相连接。

实施例7：

本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好地实现本实用新型，能够将经过本振2分频驱动电路处理后的差分本振信号(I路) 输入到第一差分放大电路和第二差分放大电路，与跨导级电路输出过来的视射频电流信号进行混频，从而输出中频差分电流信号，如图2、图3、图4、图5、图6所示，特别采用下述设置结构：所述ILO+端和ILO-端皆与本振2分频驱动电路相连接。

实施例8：

本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好地实现本实用新型，能够将差分本振信号QLO+和QLO-连接到第一差分放大电路和第二差分放大电路，与跨导级电路输出过来的视射频电流信号进行混频，从而输出中频差分电流信号，如图2、图3、图4、图5、图6所示，特别采用下述设置结构：所述Q路开关转换级电路包括相互连接的第三差分放大电路和第四差分放大电路，且第三差分放大电路和第三RC并联电路相连接，第四差分放大电路和第四RC并联电路相连接；第三差分放大电路包括晶体管M7和晶体管 M8，第二差分放大电路包括晶体管M9和晶体管M10，晶体管M7的漏极和晶体管M9的漏极皆与第三RC并联电路相连接，晶体管M8的漏极和晶体管M10 的漏极皆与第四RC并联电路相连接，晶体管M8和晶体管M9的栅极相连接且构成QLO-端，晶体管M7的栅极和晶体管M10的栅极构成QLO+端，晶体管 M7的源极和晶体管M8的源极共接且与I路开关转换级电路及跨导级电路相连接，晶体管M9和晶体管M10的源极共接且与I路开关转换级电路及跨导级电路相连接。

实施例9：

本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好地实现本实用新型，能够将经过本振2分频驱动电路处理后的差分本振信号(Q路) 输入到第一差分放大电路和第二差分放大电路，与跨导级电路输出过来的视射频电流信号进行混频，从而输出中频差分电流信号，如图2、图3、图4、图5、图6所示，特别采用下述设置结构：所述QLO-端和QLO+端皆与本振2分频驱动电路相连接。

实施例10：

本实施例是在上述任一实施例的基础上进一步优化，进一步的为更好地实现本实用新型，能够将IBIAS(偏置电流)通过镜像电流源为跨导级电路输出所需电流，如图2、图3、图4、图5、图6所示，特别采用下述设置结构：所述尾电流源电路包括由晶体管M21和晶体管M22所构成的镜像电流源，所述晶体管M21和晶体管M22的栅极共接且与IBIAS相连接，晶体管M21和晶体管 M22的源极共接且接地，晶体管M22的漏极与跨导级电路相连接，晶体管M21 的漏极连接IBIAS。

所述跨导级电路设置有晶体管M1和晶体管M2，晶体管M1的漏极分别与晶体管M3、晶体管M4、晶体管M7、晶体管M8的源极相连接，晶体管M1和晶体管M2的源极相连接且与晶体管M22的漏极相连接，晶体管M2的漏极分别与晶体管M5、晶体管M6、晶体管M9和晶体管M10的源极相连接，在晶体管M1的栅极上接有正极性的射频信号RF+；在晶体管M2的栅极上接有负极性的射频信号RF-。

实施例11：

本实施例是在上述实施例的基础上进一步优化，如图4所示的本振2分频驱动电路(该电路为一种优化的本振2分频电路，在实际应用中，现有本振2 分频电路亦可应用在该实用新型中)，其中，IREF为偏置电流，晶体管M47～M52 与晶体管M53为镜像电流源连接，为整个本振2分频驱动电路的核心电路工作提供工作电流。LO+及LO-是差分输入本振信号，控制晶体管M31～M34进行电流切换。晶体管M35、M36的栅极为差分输入数据信号，经过一个时钟周期传递到由晶体管M45、M46及M51、M52组成的源极跟随器；电阻R为负载电阻，提供静态偏置。晶体管M37、M38以及M41、M42为正反馈连接形式，构成锁存结构动态保存信号；源极跟随器M43～M46提高该电路的驱动能力。晶体管 M39、M40的漏端信号分别接到M36、M35的栅极，从而使该电路对输入时钟进行除2分频。电容C5和电容C6为隔直电容，电阻R9和电阻R10为隔直电阻，其中Vb1、Vb2为偏置电压，改变其大小即可改变输出正交差分信号的相位值，从而使本振信号相位成为可调。电阻R11和电容C7，电阻R12和电容 C8，电阻R13和电容C9，电阻R14和电容C10分别构成低通滤波器，使前级电路的方波信号转换为正弦信号，从而改善混频器噪声性能，在设计使用时，若是需要进行分段处理，还可将电容C7、电容C8、电容C9、电容C10做成可调电容从而进行频带选择。

实施例12：

本实施例是在上述实施例的基础上进一步优化，如图5所示，提出了中频可变增益放大电路(VGA)的电路结构框图。其中，OPA是差分运算放大器， SW是开关，控制其并联的电阻是否接入电路，从而改变整个反馈回路电阻值。电容C11是补偿电容对OPA进行频率补偿，电阻(R15、R16)是反馈电阻， R1～Rn是可调反馈电阻，通过SW的控制对该电路进行增益控制，从而实现增益可调，通过该电路对IQ两路中频信号分别进行幅度校准，结合本振2分频驱动电路的相位校准，可以实现中频信号的幅度一致、相位完全正交，从而提高接收机的镜像抑制性能。

如图6所示为中频可变增益放大电路(VGA)中运算放大器OPA的电路结构示意图。其中，晶体管M61及M62作为输入级输入信号INP、INN，M65及 M66作为第二级放大，输出信号OUTP、OUTN，是一个两级放大结构的全差分运算放大器。晶体管M67～M70，电阻R1、电容C1以及晶体管M72共同构成共模电平负反馈控制电路，通过运算放大器作用，使OUTP、OUTN的电平与共模电平Vcom相等。IB是偏置电流，晶体管M71与M72～M75构成镜像电流源，为运算放大器提供电流输出。电阻RC为密勒补偿电阻电容。

以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。